[其他]在連續系統時鐘周期的主存儲單元中用于半導體陣列尋址的設備和方法無效
| 申請號： | 87101605 | 申請日： | 1987-02-02 |
| 公開（公告）號： | CN87101605A | 公開（公告）日： | 1987-12-30 |
| 發明（設計）人： | 保羅·J·納塔施;戴維·C·塞納奇亞;貝弗利·A·享利 | 申請（專利權）人： | 數字設備公司 |
| 主分類號： | G06F12/00 | 分類號： | G06F12/00 |
| 代理公司： | 中國專利代理有限公司 | 代理人： | 匡少波 |
| 地址： | 美國馬*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | 一種用于選擇加到一存儲陣列的地址信號組，以及用于將地址信號加到存儲陣列，以便容許與完整的地址信號有關的動作的設備。該設備產生大量的控制一個閂鎖式緩沖存儲器單元的信號。第一個形成信號在地址信號加到系統母線期間保證控制閂鎖信號是有效的。第二個形成信號重迭第一個形成信號并將控制緩沖存儲單元的信號延長一個小量。第三個形成信號重迭第二個形成信號并將控制緩沖存儲器件的信號延長以提供利用存儲陣列所必要的時間周期。 | ||
| 搜索關鍵詞： | 連續 系統 時鐘 周期 主存 單元 用于 半導體 陣列 尋址 設備 方法 | ||
【主權項】：
1、供一個數據處理系統的一個存儲子系統之用的，用于保持施加地址信號到一個在所說的存儲子系統中的存儲陣列上的設備包括：緩沖存儲裝置，當輸入信號有效時，用于將一組信號加到所說的存儲器陣列輸入端；第一信號裝置，用于相對第一時間周期啟動所說的輸入信號，所說的第一時間周期至少部分地與把所說的信號組加到所說緩沖存儲裝置上的時間周期相一致；第二信號裝置，用于相對第二時間周期啟動所說輸入信號，所說的第二時間周期至少部分地與所說第一時間周期相一致；以及第三信號裝置，用于相對第三時間周期啟動所說輸入信號，所說第三時間周期至少部分地與所說第二時間周期相一致。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于數字設備公司，未經數字設備公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://m.szxzyx.cn/patent/87101605/，轉載請聲明來源鉆瓜專利網。
- 上一篇：采用非鎖緊配合裝填和密封容器的方法
- 下一篇：細胞分離器及其制作方法
