技術領域

本發明涉及半導體制作技術領域，特別涉及一種半導體器件的形成方法。

背景技術

集成電路尤其超大規模集成電路的主要半導體器件是金屬-氧化物-半導體場效應管(MOS晶體管)。隨著集成電路制作技術的不斷發展，半導體器件技術節點不斷減小，半導體器件的幾何尺寸遵循摩爾定律不斷縮小。當半導體器件尺寸減小到一定程度時，各種因為半導體器件的物理極限所帶來的二級效應相繼出現，半導體器件的特征尺寸按比例縮小變得越來越困難。其中，在半導體制作領域，最具挑戰性的是如何解決半導體器件漏電流大的問題。半導體器件的漏電流大，主要是由傳統柵介質層厚度不斷減小所引起的。

當前提出的解決方法是，采用高k柵介質材料代替傳統的二氧化硅柵介質材料，并使用金屬作為柵電極，以避免高k材料與傳統柵電極材料發生費米能級釘扎效應以及硼滲透效應。高k金屬柵的引入，減小了半導體器件的漏電流。

盡管高k金屬柵極的引入能夠在一定程度上改善半導體器件的電學性能，但是現有技術形成的半導體器件的工藝復雜度高。

發明內容

本發明解決的問題是提供一種半導體器件的形成方法，降低工藝復雜度。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供基底，所述基底包括第一區域和第二區域，所述基底上形成有層間介質層，且所述第一區域層間介質層內形成有貫穿所述層間介質層的第一開口，所述第二區域的層間介質層內形成有貫穿所述層間介質層的第二開口；在所述第一開口底部和側壁上、以及第二開口底部和側壁上形成高k柵介質層；在所述高k柵介質層上形成第一功函數層；在所述第一功函數層上形成填充滿所述第一開口和第二開口的填充層；去除位于所述第一開口內的填充層以及第一功函數層；去除所述第二開口內的填充層，暴露出第二開口內的第一功函 數層；形成填充滿所述第一開口和第二開口的金屬層。

可選的，所述填充層的材料為非晶硅。

可選的，在形成所述填充層之后、刻蝕去除位于所述第一開口內的填充層以及第一功函數層之前，還包括步驟：對所述基底進行退火處理。

可選的，形成所述填充層的工藝步驟包括：形成填充滿所述第一開口和第二開口的填充膜，所述填充膜還位于所述層間介質層頂部上；研磨去除高于所述層間介質層頂部的填充膜，形成所述填充層。

可選的，去除位于所述第一開口內的填充層以及第一功函數層的工藝步驟包括：在所述第二區域的填充層上形成光刻膠層；以所述光刻膠層為掩膜，刻蝕去除位于所述第一開口內的填充層以及第一功函數層；接著，去除所述光刻膠層。

可選的，所述第一功函數層的材料為P型功函數材料。

可選的，所述P型功函數材料包括TiN、TaN、TiSiN或TaSiN。

可選的，所述第一區域為NMOS區域；所述第二區域為PMOS區域。

可選的，所述第二開口內的金屬層位于所述第一功函數層表面；所述第一開口內的金屬層位于所述高k柵介質層表面。

可選的，在形成所述金屬層之前，還包括步驟，在所述第一開口的高k柵介質層上形成第二功函數層，所述第二功函數層的材料為N型功函數材料；接著，在所述第二開口的第一功函數層上以及第一開口的第二功函數層上形成所述金屬層。

可選的，在形成所述第二功函數層的工藝步驟中，形成的所述第二功函數層還位于第二開口內的第一功函數層上。

可選的，在形成所述第二功函數層之前，還包括步驟：在所述第二開口的第一功函數層上、以及第一開口的高k柵介質層上形成第三功函數層，所述第三功函數層的材料為P型功函數材料，其中，位于所述第一開口內的第三功函數層作為阻擋層。

可選的，所述N型功函數材料包括TiAl、TaAl、TiAlC、AlN、TiAlN或 TaAlN。

可選的，所述第一區域為PMOS區域，所述第一區域形成的器件具有第一閾值電壓；所述第二區域為PMOS區域，所述第二區域形成的器件具有第二閾值電壓，且所述第一閾值電壓大于第二閾值電壓。

可選的，所述第二開口內的金屬層位于所述第一功函數層表面；所述第一開口內的金屬層位于所述高k柵介質層表面。

可選的，在形成所述金屬層之前，還包括步驟，在所述第二開口的第一功函數層上以及第一開口的高k柵介質層上形成第二功函數層，所述第二功函數層的材料為P型功函數材料；接著，在所述第一開口的第二功函數層上以及第二開口的第二功函數層上形成所述金屬層。

可選的，所述金屬層的材料為銅、鋁或鎢。