[其他]可編程序的脈沖干擾仿真器

在審

• 申請號: 101985000000582
• 申請日: 1985-04-01
• 公開（公告）號: CN85100582B
• 公開（公告）日: 1988-06-01
• 發明（設計）人: 程時昕
• 申請（專利權）人: 南京工學院
• 代理公司: 南京工學院專利事務所
• 代理人: 陳昌柏

本發明屬于通信干擾和電脈沖產生技術領域。用一個低速的８位微型計算機，配以一個硬件隨機數發生器ＵＲＮＧ、一個乘法累加器、兩個先入先出存貯器ＦＩＦＯ、一個定時器、一個數模變換器ＤＡＣ和一個高頻調制器Ｍ便能產生周期長達７．５×１０⁶的隨機高頻脈沖序列，輸出脈沖的最高速率達１０⁶個脈沖／秒，脈沖幅度和脈沖間隔的概率分布函數可以根據需要獨立地、任意地改變。仿真器體積小，使用方便，可用來測試ＨＦ、ＶＨＦ、ＵＨＦ波段的各種通信系統，為提高通信系統的抗脈沖干擾性能提供必要的測試手段。

本發明為一種產生高頻脈沖干擾的裝置，屬于通信干擾和電脈沖產生技術領域。

在現有技術中，日本特許公開公布了一種通信設備的試驗裝置，它可根據需要設定通信線路的傳輸特性和信噪比，並自動測試通信設備在該線路上工作時的誤碼性能。但是日本特許公開所公布的裝置不能模擬自然環境中的各種脈沖干擾，不能測試脈沖干擾對通信設備的影響，其次，該設備只能用于測試較低頻率的通信設備，對于頻率較高的通信設備，由于計算機102、信號處理器110等關鍵部分的處理速度有限，該裝置不能適用。

為了產生脈沖干擾，Ph.O Thesis，May 1979，Universty of Birmingham。提出了一種實驗裝置。該裝置包括一臺PDP-11-20計算機和硬件電路，使用時先將三個文擋的隨機數轉移到計算機的內存，然后順序地取出。另一組隨機數用來控制時延程序的循環次數，造成相應的時延。另一組數經數/模變換后控制高頻脈沖的幅度，第三組隨機數經數/模變換后控制高頻脈沖的相位。該裝置的優點是可以獨立地對脈沖的幅度和間隔編程，使之滿足規定的概率分布函數。但是，該裝置由于受計算機運行速度的限制，輸出脈沖的短時速率最高只能達到20KP/S，而這離真實脈沖干擾的速率相差甚遠。其次，用同余法產生隨機數雖然比較簡單，但此系統中隨機數列的周期僅8192，這從仿真的角度來看是太短了。第三，實驗系統中包括PDP-11-20計算機，使用不便。

由于上述三個缺陷，該系統並未付諸實用。為此阿爾伯特曾提出用AmZ8002或Plessey MIPROC等16位高速微型機代替PDP-11小型機，推算短時脈沖速率可達100KP/S。如按這種設想來制造仿真器，不僅價格昂，而且短時脈沖速率和序列周期這兩個關鍵性的指標均不能令人滿意，所以這也不是一個理想的解決問題的途徑。

該領域的另一項現有技術是用硬件實現的隨機數發生器，帕里（Perry）等人用數字電路產生了均勻分布、正態分布和三角形分布的隨機數（“電氣與電子工程師協會志”聲學與電子分冊）（IEEE Tran.on Audio and Electronics Vol.Au20，№.4，1972）。用硬件產生隨機數的優點是速度快、周期長。例如帕里的隨機數發生器輸出一個數僅需0.375μs，序列周期長達14，942，265。可惜的是，所有的硬件方案只能產生有限的幾種分布規律的隨機數，要想根據需要任意地改變隨機數的分布函數是不可能的，這就決定了脈沖干擾仿真器不可能全部用硬件實現。

本發明的目的是針對上述方案的不足之處提出一種高速高精度的可編程的脈沖干擾仿真器。該仿真器包括一個具有四個並行接口的M6800微機系統，一個均勻分布隨機數發生器URNG、一個12位×12位的單片乘法累加器TDC1009J，兩個16位的先入先出（FIFO）存貯器（每一個由兩片AM2812 ADC並聯組成）、一個16位的數模變換器DAC、一個數字定時器、一個高頻調制器和控制電路（13）、三態門（14）。

下面對照圖1所示的系統方框和圖2所示的時間波形圖來詳細說明產生脈沖干擾的全部過程：

均勻分布的隨機數發生器URNG輸出一個3比特的隨機數序列和一個16比特的隨機數序列。3比特的隨機數序列在必要時可以用來控制高頻脈沖的相位。

16比特的隨機數分成高8位和低8位。如果相繼輸出的兩個16比特數分別是u和v，則它們可表示為

u＝u_j2⁸+△u

v＝v_j2⁸+△v （1）