[其他]計算機存儲器之刷新電路

在審

• 申請號: 101985000001754
• 申請日: 1985-04-01
• 公開（公告）號: CN85101754B
• 公開（公告）日: 1988-07-13
• 發明（設計）人: 本多豐太;酒井芳男
• 申請（專利權）人: 株式會社日立制作所
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波

該項發明按下述裝配，在動態隨機存取存儲器中包括存儲顯示數據的顯示存儲區和在中央處理器中為算術運算而使用的系統存儲區；當動態隨機存取存儲器中存儲的信息用于顯示時，使用動態隨機存取存儲器的顯示地址信號來完成存儲刷新，而且，當動態隨機存儲器中存儲的信息不用于顯示時，來自刷新計數器（為產生刷新地址信號）的刷新地址信號，在每一預置周期時間的某一時刻，被用于隨機存取存儲器。

本發明涉及一類用于刷新計算機存儲器的存儲器刷新電路，尤其是一適宜用于處理系統的存儲器刷新電路。處理系統將用于算術處理的所有信息，例如程序信息，運算數據，運算結果數據及顯示器屏幕顯示的數據均貯于同一（共同）存儲器中。

由于半導體技術的進展，個人計算機越來越普及，這種計算機具有內處理器，適宜個人使用。

圖1為一個人計算機典型結構的方框圖。

該個人計算機含有一中央處理器（CPU）101，一隨機存取存儲器（RAM）102，該RAM用于存貯將由CPU101處理的數據及算術運算結果等，一個只讀存儲器（ROM）103存儲在CPU101中運行的程序及只用于讀的數據，一條傳輸將在CPU101中處理的數據的數據總線104，一傳輸CPU將訪問的單元或存儲器之地址的地址總線105，一輸入/輸出（I/O）接口電路108，該接口電路與數據總線104和地址總線105相聯，其目的為將輸入/輸出設備，例如鍵盤106和軟盤驅動器（FDD）107與CPU101相聯，一視頻隨機存取存儲器（VRAM）111，它通過轉換開關112與地址總線105相聯，并存儲由顯示器110輸出的圖象信息，一顯示地址信號發生器113，它通過轉換開關112與VRAM111相聯，產生顯示地址以相繼讀取存儲在VRAM111中的圖象信息，一顯示控制電路115，它通過數據總線114與VRAM111相聯，它將從VRAM111中相繼讀出的圖象信息轉換成由顯示器110輸出的圖象信號，一存傾器控制電路116，該電路在將圖象信息寫入VRAM111時與轉換開關112與地址總線105相接，在需由顯示器110顯示時將轉換開關112與顯示地址發生器113相接，一數據總線控制電路117，該電路在存儲控制電路116將圖象信息寫入VRAM111等時將數據總線114與VRAM`11相聯。在這種類型的個人計算機中，用于運算的數據，使用者準備的程序等均儲于RAM102中，而用于顯示的圖象信息則儲于VRAM111中。這樣就需要兩個隨機存取存儲系統，從而增加了成本。

鑒于此原因，曾有人提出一種將VRAM111和RAM102合并成一個共同存儲器的方法，該方法的典型例子已在公開了的日本專利66022/1980中敘述過（Japancse Patent Laidopen No.6 6022/1980）。現在利用參考圖2至圖4敘述該項先有技術，其中隨機存取存儲器（RAM）102和視頻隨機存取存儲器（VRAM）111為一共同的單一存儲器。

圖2所示電路包括一中央處理器（CPU）201，一顯示地址信號發生器202，它產生必要的顯示地址及各種時鐘信號，一用于在顯示地址和來自CPU的地址間相互轉接的轉換開關203，一存儲器控制電路204，一作用不僅是一系統存儲器而且也是一顯示存儲器的共同存儲器205，一數據總線控制電路206，一顯示控制電路207，一主要由陰極射線管構成的顯示器208，一用于傳輸在CPU201和各電路間數據的數據總線209，一從CPU201向各電路提供地址信號的地址總線210，一用于傳輸表示顯示屏相應位置的顯示地址的地址線211，一用于傳輸表示顯示時間的信號的信號線212，一用于傳輸各種同步信號（水平同步信號，垂直同步信號等）至顯示器的信號線213，一用于傳輸一將接收自CPU201的地址轉換為顯示地址或相反的轉換信號的信號線214、一用于傳輸加于數據總線控制電路206的一控制信號的信號線215，一用于傳輸加于存儲器205的一控制信號的信號線216，一將存儲器205與顯示控制電路207相聯的轉換開關217，但它只在顯示數據均從存儲器205中讀出后才將存儲器205與顯示控制電路207相聯，一用于提供一轉換信號至轉換開關217的信號線218。

圖3為公用存儲器205地址分配實例，圖中地址均由16進制符號表示。