[其他]一種高速集成電壓比較強

在審

• 申請號: 101985000004156
• 申請日: 1985-05-31
• 公開（公告）號: CN85104156B
• 公開（公告）日: 1987-11-18
• 發明（設計）人: 劉明;謝沅清
• 申請（專利權）人: 北京郵電學院
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 李強

集成電壓比較器是進行Ａ／Ｄ變換的基本功能器件。它廣泛應用于電子通訊、自動控制、電子測量、信息處理、雷達及導航等各個領域。本發明所涉及的高速集成電壓比較器電路具有響應快、增益高、功耗低，易集成的優點。特別是本發明采用了大信號直饋技術，有效地解決了迄今為止現有技術中集成電壓比較器電路普遍存在的輸入大信號時電路的輸出響應時間延遲的問題。

本發明涉及一種高速集成電壓比較器電路。

集成電壓比較器是模/數變換的基本功能器件。對高速電壓比較器電路性能主要的要求是：輸出響應快，并要求增益高、頻帶寬、功耗低。因此，可以采用一個綜合的技術指標即優值D來全面地衡量一種電壓比較器電路的性能。D定義為：

D＝（V_s·t^R·P_c）^-1

式中：V_s-保證電路正常輸出電平的輸入信號電壓;

t^R-電路的輸出信號響應時間;

P_c-電路的靜態直流功率損耗。

迄今為止，高速集成電壓比較器電路存在著一個普遍性的問題是：所有采用恒流源偏置的差動放大電路作為輸入放大級的高速電壓比較器在大信號輸入時，都由于輸入差動放大器存在時間延遲現象，導致輸出響應緩慢。這種時間延遲在許多場合限制了電壓比較器的作用，而在許多場合則是不允許的。

已有技術的典型電壓比較器有：

①發表于IEEE Journal of solid-state circuits，Volsc-17 NO3，1982的一種高速電壓比較器，這種電路存在著功耗大的缺點，而且設有特殊的措施解決在大信號輸入時，由于輸入差動放大器存在的時間延遲，導致的輸出響應緩慢。

②BG307，它是仿美國第一代同類產品μA710電路制成的。該電路的缺點是信號響應時間t^R長。

③J630，它是北京半導體器件研究所研制的，其原理與美國的μA711相同。該電路采取了一些抗飽和措施，使t^R有所減小，但效果仍不理想。

④FBC01，這一電路全部采用了差分對，避免了各放大管進入飽和工作區，從而大大縮短了電路輸出響應時間，但功耗較大。該電路與BG307、J630都在射極跟隨器輸出級的恒流管基極處接地，故當輸出低電平時，該管仍要進入飽和工作狀態，從而導致高電平輸出響應時間延遲。

⑤CS01，由江蘇常熟半導體器件廠試制。該電路將美國LM360系列高速差動比較器中的第二級放大電路用作其輸入放大級，以一個并聯反饋放大電路作為輸入差動放大器的有源負載，從而展寬了輸入放大器的頻帶。但該電路還存在增益太低，輸出電壓的擺幅不夠等問題。

針對上述問題，規定本發明的任務是：設計并研制一種高速集成電壓比較器，（現將該電壓比較器電路命名為HIC01），其設計指標如下：

①當工作頻率大于10MHZ時，電路總增益的大于1000倍（60dB）;

②電路的輸出信號響應時間t^R小于20ns;

③電路輸出高電平V^OH大于3V，輸出低電平V^OL小于OV;

④電路的共模輸入電壓范圍大于3V～+3V;

⑤供電電源為V^CC＝+6V，V^EE＝-6V，電路的靜態直流功率損耗P_c小于100mW。

以下結合附圖說明本發明的高速電壓比較器電路的實質特點和優異性能。

圖一是發表于IEEE Journai of solid-state circuits雜志的已有技術高速電壓比較器電路原理圖。

圖二是本發明的高速集成電壓比較器電路圖。