[其他]用于算術(shù)運算和顯示的集成電路

在審

• 申請?zhí)枺?/td>: 101985000006930
• 申請日: 1985-09-14
• 公開（公告）號: CN85106930B
• 公開（公告）日: 1988-10-19
• 發(fā)明（設(shè)計）人: 牛木浩;巖崎哲昭
• 申請（專利權(quán)）人: 株式會社東芝;托斯巴克計算機系統(tǒng)有限公司
• 代理公司: 中國國際貿(mào)易促進委員會專利代理部
• 代理人: 王棟令

1、一個為減少功率消耗的顯示控制電路包括：

一個算術(shù)運算電路，用于進行指定的算術(shù)運算;

一個液晶顯示器;

一個激勵電路，它響應(yīng)所述算術(shù)運算結(jié)果來激勵所述液晶顯示器器;以及

一個升壓電路，它將接收自電源的電壓提升并將此提升的電壓供到所述激勵電路;

其特征在于包括：

一個控制電路，用于控制所述算術(shù)運算電路和在所述算術(shù)運算電路進行算術(shù)運算期間造成該升壓電路中斷運行;籍所述控制電路來減少所述算術(shù)運算期間的功率消耗。

2、按照權(quán)利要求1的電路，其中所述的升壓電路包括：

第一電容器，在第一端和第二端之間存儲電荷;

第二電容器，在第三端和第四端間存儲電荷，而所述第四端接到第一電源線;

第一和第二MOSFET（金屬氧化場效應(yīng)晶體管）分別將該第一端接到該第一電源線和將該第二端接到第二電源線，該第一和第二MOSFET形成第一組MOSFET;

第三和第四MOSFET分別將該第一端連接到該第二電源線和將該第二端連接到該第三端，該第三和第四MOSFET形成第二組MOSFET;

第五MOSFET將第三端接到所述第二電源線;

所述控制電路在算術(shù)運算電路不進行算術(shù)運算時造成該第五MOSFET截止和所述第一組MOSFET及所述第二組MOSFET交替地導(dǎo)通和截止，以在該第三端產(chǎn)生一提升電壓;并在該算術(shù)運算電路進行算術(shù)運算時造成第五MOSFET導(dǎo)通，以中斷該升壓運行。

3、按照權(quán)利要求2的電路，其中所述的控制電路在該算術(shù)運算電路進行算術(shù)運算時造成第一組MOSFET導(dǎo)通以及第二組MOSFET截止。

4、一個為減少功率消耗的顯示控制電路包括：

一個算術(shù)運算電路，用于進行指定的算術(shù)運算;

一個液晶顯示器;

一個激勵電路，用于響應(yīng)所述算術(shù)運算的結(jié)果來激勵所述的液晶顯示器，以及

一個升壓電路，它將接收自電源的電壓提升后供給所述提升電壓到所述激勵電路;

其特征在于包括：

一個控制電路，它用于控制所述算術(shù)運算并在該算術(shù)運算電路進行算術(shù)運算期間造成該升壓電路和激勵電路中斷運行，

即此靠該控制電路減少在所述算術(shù)運算期間的功率消耗。

5、按照權(quán)利要求1的電路，其中所述液晶顯示器包括：多個液晶顯示段、各液晶顯示段的分段端口和一個公共端口，以及所述的電路在該算術(shù)運算電路不進行算術(shù)運算期間造成各所述段上的電壓使連接在各分段端口和公共端口之間的各液晶顯示段定期地變成導(dǎo)通和截止，以及在該算術(shù)運算電路進行算術(shù)運算期間造成該公共端口和各段端口間的各電位保持為一預(yù)定值并彼此相等。