[其他]整數變換為剩余碼組的電路

在審

• 申請號: 101985000007067
• 申請日: 1985-09-27
• 公開（公告）號: CN85107067B
• 公開（公告）日: 1988-03-16
• 發明（設計）人: 趙惠溥
• 申請（專利權）人: 趙惠溥
• 代理公司: 暫無信息
• 代理人: 暫無信息

1、一種整數變換為剩余碼組的電路，它由求中間余數的第一部分和求剩余碼組的第二部分所組成，其特征在于其第一部分由下列裝置組成：

（1）、把輸入整數分成字段并分配到四個相加器〔Q₁～Q₄〕的輸入分配器〔RI〕，

（2）、把整數字段分別變換為中間余數低位段〔b₁〕和高位段〔b_h〕的無進位鏈分組并行第一相加器〔Q_１〕和第二相加器〔Q₂〕，

（3）、根據第一相加器〔Q_１〕的“和”、第二相加器〔Q₂〕的“和”、第一相加器〔Q₁〕的進位〔F〕及第二相加器〔Q₂〕的進位〔C〕產生校正參數，以便對這些“和”及進位進行校正的第一校正電路〔PB₁〕，

（4）、校正第一相加器〔Q₁〕的“和”并輸出中間余數低位段〔b₁〕的第一傳送通道〔M₁〕，

（5）、校正第二相加器〔Q₂〕的“和”并輸出中間余數高位段〔b_h〕的第二傳送通道〔M₂〕，

其第二部分由下列裝置組成：

（6）、把整數字段不經過求中間余數轉換，直接相加的第三相加器〔Q₃〕和第四相加器〔Q₄〕，

（7）、把第三相加器〔Q₃〕的“和”與其進位〔C₁〕在第一加進位電路〔A₁〕中相加，并根據第一加進位電路〔A₁〕的輸出和第三相加器〔Q₃〕的進位〔C₁〕在第二校正電路〔PB₂〕中產生校正參數，對第一加進位電路〔A₁〕的輸出進行校正得到第一剩余碼，

（8）、把第四相加器〔Q₄〕的“和”與其進位〔C₂〕在第二加進位電路〔A₂〕中相加，并根據第二加進位電路〔A₂〕的輸出和第四相加器〔Q₄〕的進位〔C₂〕在第三校正電路〔PB₃〕中產生校正參數，對第二加進位電路〔A₂〕的輸出進行校正，得到第二剩余碼，

（9）、把中間余數低位段〔b₁〕和第二相加器〔Q₂〕的進位〔C〕相加的第五相加器〔Q₅〕直接輸出第三剩余碼，

（10）、把中間余數高位段〔b_h〕和第二相加器〔Q₂〕的進位〔C〕相加的第三加進位電路〔A₃〕，其輸出與中間余數低位段〔b₁〕和第一相加器〔Q₁〕的進位〔F〕輸入到第六相加器〔Q₆〕中進行相加，

（11）、把第六相加器〔Q₆〕的“和”與其進位〔C₃〕在第四加進位電路〔A₄〕中相加，并根據第四加進位電路〔A₄〕的輸出和第六相加器〔Q₆〕的進位〔C₃〕在第四校正電路〔PB₄〕中產生校正參數，對第四加進位電路〔A₄〕的輸出進行校正，得到第四剩余碼。