[其他]電子電路器件及其制造方法

在審

• 申請?zhí)枺?/td>: 101985000008637
• 申請日: 1985-10-05
• 公開（公告）號: CN85108637B
• 公開（公告）日: 1988-03-09
• 發(fā)明（設(shè)計(jì)）人: 佐藤了平;大島宗夫;田中稔;坂口勝;村口旻;廣田和夫
• 申請（專利權(quán)）人: 株式會(huì)社日立制作所
• 代理公司: 中國專利代理有限公司
• 代理人: 肖春京

在用焊料將諸如半導(dǎo)體或其它元件一類的電子電路元件與用于裝配該元件的基板連接中，該焊料包括高熔點(diǎn)焊料部分和體積較小的低熔點(diǎn)焊料，該高熔點(diǎn)焊料部分需經(jīng)諸如軋制和熱處理之類的加工，以便破壞它的鑄態(tài)結(jié)構(gòu)。經(jīng)由各低熔點(diǎn)部分，高熔點(diǎn)焊料部分既與電子電路基板相連接又與電子電路元件相連接。這種方法能夠使各待接物體之間相互連接而不減損已加工和熱處理過的高熔點(diǎn)焊料的延展性和抗疲勞性。這種焊接的方法可以保證高可靠的制造諸如ＬＳＩ一類的小型化的高密度電路。

本發(fā)明是關(guān)于一種電子電路器件和加工制造該電子電路器件的方法。本發(fā)明由于采用高熔點(diǎn)的焊料（或精制的焊料）和熱處理工藝進(jìn)行機(jī)械的或熱機(jī)械的焊接，從而改進(jìn)了在諸如半導(dǎo)體芯片一類的電子電路元件部分或其它元件與電路基板之間連接點(diǎn)的可靠性。有關(guān)對焊料所需進(jìn)行的處理將在后面加以介紹。

在電子電路器件領(lǐng)域，為了在機(jī)械方面和化學(xué)方面保護(hù)半導(dǎo)體或元件，并改進(jìn)電子電路器件的產(chǎn)量和可靠性，已經(jīng)采用了稱之為“表面裝配”（surface mounting）的多種方法。其中有一種方法叫做高密度裝配法，如圖1所示。這種方法是采用精制的焊料3通過電極4和5把半導(dǎo)體芯片1與面朝半導(dǎo)體芯片1的基板2的周圍端面連接起來（參看U.S.專利NO.3871014或日本專利公報(bào)NO 28735/1968）。在這種方法中，利用比電極4和5熔化得充分的焊料的浸潤和擴(kuò)散作用，使半導(dǎo)體芯片1和電路基板2相互連接。既然需把焊料完全地熔化，那未在該焊料的冷凝階段，便往往引起合金結(jié)構(gòu)分凝，缺陷及余應(yīng)力一類的不良結(jié)果。因此焊料3具有低延展性的鑄態(tài)結(jié)構(gòu)。具有此類鑄態(tài)結(jié)構(gòu)的焊料3相對于外力的延展率低，并產(chǎn)生非均勻變形，這會(huì)導(dǎo)致各種應(yīng)力而使該焊料3產(chǎn)生斷裂的一系列問題，而且各種應(yīng)力在較短的使用期間便會(huì)產(chǎn)生出來，這要?dú)w因于該焊料的金屬疲勞。

隨著日益增長的電子元件小型化和提高大規(guī)模集成（LSI）的裝配密集度的發(fā)展趨勢，有關(guān)器件內(nèi)部焊接的這樣一個(gè)問題已變得更為重要。

因此，解決上述問題是本發(fā)明的一個(gè)目的，同時(shí)提供一種實(shí)現(xiàn)高可靠焊接的電子電路器件的方法，以及一種制造這種電子電路器件的方法。

為了實(shí)現(xiàn)這一目的，本發(fā)明具有的特點(diǎn)是，通過對焊料進(jìn)行軋制和熱處理，使其延展性得以大大改善;并且借助于利用該精制焊料的延展性和韌性，將這種焊料成形與焊接處相適應(yīng)的形狀。同時(shí)在諸如半導(dǎo)體芯片一類的元件和基板之間采用具有低熔點(diǎn)焊料的焊接點(diǎn)，在一種不致使精制焊料熔化的低溫下，通過局部焊接將精制焊料與該低熔點(diǎn)的焊接點(diǎn)連接起來。

此外，本發(fā)明提供了一種用于實(shí)現(xiàn)本發(fā)明的焊接的裝置，這樣就能夠進(jìn)行高密度電子電路器件的大批量生產(chǎn)。

關(guān)于附圖的簡要介紹

圖1是一種常規(guī)電子電路器件的透視圖;

圖2分別表示根據(jù)本發(fā)明的焊料和現(xiàn)有技術(shù)中的焊料的抗拉強(qiáng)度特性曲線;

圖3（a）和圖3（b）是根據(jù)本發(fā)明的精制焊料和常規(guī)鑄制焊料的顯微照片;

圖4是一種根據(jù)本發(fā)明的Pb-Sn合金的金相圖;

圖5是一種Pb-In合金的金相圖;

圖6是一種Pb-Sb合金的金相圖;

圖7是根據(jù)本發(fā)明的一種電子電路器件的實(shí)施方案的透視圖;

圖8是如圖7所示的取沿線A-A′面的剖視圖;

圖9（a）至圖9（d）是說明圖7所示的電子電路器件各加工步驟的剖視圖;

圖10是本發(fā)明另一種實(shí)施方案的陶瓷封裝器件的剖視圖;

圖11是電阻的表面裝配元件的剖視圖;

圖12（a）至圖12（d）是說明供給精制焊料各步驟的透視圖;

圖13是根據(jù)本發(fā)明的電子電路器件的又一種實(shí)施方案的透視圖;及

圖14是如圖13所示的取沿線A-A′的剖視圖;