[其他]基帶信號數(shù)字成形網(wǎng)絡(luò)

在審

• 申請?zhí)枺?/td>: 101986000000523
• 申請日: 1986-03-10
• 公開（公告）號: CN86100523B
• 公開（公告）日: 1988-03-02
• 發(fā)明（設(shè)計）人: 陳詠恩
• 申請（專利權(quán)）人: 同濟大學(xué)
• 代理公司: 同濟大學(xué)專利事務(wù)所
• 代理人: 顧大平;胡壽椿

一種適用于數(shù)字通信或數(shù)據(jù)傳輸中基帶信號脈沖成型的網(wǎng)絡(luò)。它包括一個移位寄存器，只讀存貯器，緩沖寄存器、數(shù)模轉(zhuǎn)換器、低通濾波器和２分頻器。網(wǎng)絡(luò)全部由集成電路組成，結(jié)構(gòu)簡單，不需調(diào)試。特別當數(shù)據(jù)傳輸速率改變時，不必改變數(shù)字成型網(wǎng)絡(luò)的結(jié)構(gòu)。當要成型的信號脈沖變更時，只要更換其中一塊集成電路。發(fā)明的數(shù)字成型網(wǎng)絡(luò)通用性強，易于大規(guī)模生產(chǎn)并易于大規(guī)模集成。

本發(fā)明屬于數(shù)字通信和數(shù)據(jù)傳輸技術(shù)領(lǐng)域。

在數(shù)字通信（如數(shù)字微波通信，數(shù)字衛(wèi)星通信）系統(tǒng)中，要發(fā)送的二進制數(shù)字信號序列必須先轉(zhuǎn)換為模擬基帶信號脈沖序列，然后再調(diào)制到載頻上發(fā)送。模擬基帶信號脈沖的型狀對通信系統(tǒng)的性能有很大的影響。為了防止鄰近信道之間干擾，要求基帶信號脈沖是限帶的，即它的頻譜限止在一定的頻率范圍內(nèi)。另一方面，為了防止信道內(nèi)碼間干擾，要求基帶信號脈沖滿足奈奎斯特（Nyquist）第一準則。滿足上述二個要求的基帶信號脈沖有各種類型，最常用的有升余弦信號脈沖，部分響應(yīng)信號脈沖等。要把數(shù)字信號序列轉(zhuǎn)換為模擬基帶信號脈沖序列必須采用成型網(wǎng)絡(luò)。到目前為止，采用的技術(shù)有二種：

1、采用高階模擬濾波器加上多級相移均衡器構(gòu)成的模擬成型網(wǎng)絡(luò)。

2、采用一種稱為二位橫向濾波器的模擬數(shù)字混合型成型網(wǎng)絡(luò)。

以上兩種基帶信號成型網(wǎng)絡(luò)的設(shè)計結(jié)構(gòu)復(fù)雜，制作調(diào)試不易。特別是在數(shù)據(jù)速率改變或基帶信號脈沖類型改變時，原網(wǎng)絡(luò)必須重新制作調(diào)試，存在通用性差、產(chǎn)品離差性大，不宜大規(guī)模生產(chǎn)和大規(guī)模集成的缺點。

本發(fā)明所提供的基帶信號數(shù)字成型網(wǎng)絡(luò)可以克服上述成型網(wǎng)絡(luò)的不足之處。

本發(fā)明的結(jié)構(gòu)原理如圖1所示。

數(shù)字成型網(wǎng)絡(luò)是要將傳輸?shù)亩M制信號序列轉(zhuǎn)換成所要求的基帶信號脈沖序列。在圖1中用n+1級移位寄存器〔1〕存貯要傳輸?shù)臄?shù)字序列。移位寄存器的輸入是要傳輸?shù)亩M制數(shù)字信號序列〔7〕，它可以是不歸零型（NRZ）或歸零型（RZ）數(shù)字信號序列。移位寄存器的移位時鐘C_１的頻率與數(shù)字信號傳輸碼率相同并且與數(shù)字信號傳輸同步。移位寄存器〔1〕的n+1位輸出與有n+2位地址的可編程只讀存貯器〔2〕的低n+1位地址相連，而只讀存貯器〔2〕的最高位與時鐘C_１相連。這樣采用“讀表法”將對應(yīng)地址的存數(shù)讀出。只讀存貯器〔2〕的輸出通過緩沖寄存器〔3〕輸入到數(shù)模轉(zhuǎn)換器〔4〕。緩沖寄存器〔3〕由時鐘C_２驅(qū)動，時鐘C_２的頻率是時鐘C_１的2倍，并與C_１同步。實際制作中，C_１可以由C_２通過2分頻器〔6〕分頻獲得。數(shù)模轉(zhuǎn)換器〔4〕的輸出信號是階梯波型，此信號通過一個普通的低通濾波器〔5〕平滑后即得到所要求的基帶信號。

本發(fā)明的優(yōu)點是網(wǎng)絡(luò)在結(jié)構(gòu)上全部由集成電路組成，結(jié)構(gòu)簡單，不需調(diào)試。當數(shù)據(jù)傳輸速率改變時，只需更換最后一級低通濾波器。在根據(jù)不同的數(shù)據(jù)傳輸速率，采用MOS電路或TTL電路或ECL電路時，都不需改變網(wǎng)絡(luò)本身的結(jié)構(gòu)，在技術(shù)上采用“讀表法”，因此當滾降系數(shù)或基帶信號脈沖類型改變時，只需重寫只讀存貯器，即重新計算存貯在只讀存貯器中的2ⁿ⁺²個數(shù)值，而不需重新制作調(diào)試網(wǎng)絡(luò)。本發(fā)明通用性強，易于大規(guī)模生產(chǎn)，易于大規(guī)模集成。

結(jié)合附圖作進一步的描述：

數(shù)字成型網(wǎng)絡(luò)在結(jié)構(gòu)上全部由集成電路組成。設(shè)要傳輸?shù)臄?shù)字信號碼率為f_b比特/秒（bit/s），則每一個數(shù)碼持續(xù)時間T＝1/f_b秒。對成型網(wǎng)絡(luò)中各集成電路的要求如下：

1、移位寄存器〔1〕：移位寄存器為n+1級，n一般小于10，n的選擇與要成型的基帶信號脈沖型狀有關(guān)，也與成型網(wǎng)絡(luò)要達到的性能指標，諸如，可允許的峰值畸變，要求成型信號的頻譜寬度有關(guān)。實際制作時可通過實測成型網(wǎng)絡(luò)輸出信號的眼圖來確定。若眼圖不合要求可適當增加n，直到滿意為止。對每級移位寄存器的門延遲時間要求小于0.8T。

2、可編程只讀存貯器（PROM）〔2〕：要求可編程只讀存貯器的讀數(shù)時間小于0.8T。只讀存貯器中各單元寫數(shù)法則如下：