[其他]比率乘法器式非整數(shù)分頻電路

在審

• 申請(qǐng)?zhí)枺?/td>: 101986000001616
• 申請(qǐng)日: 1986-03-13
• 公開（公告）號(hào): CN1003552B
• 公開（公告）日: 1989-03-08
• 發(fā)明（設(shè)計(jì)）人: 桑克·麥爾加特
• 申請(qǐng)（專利權(quán)）人: 德國ITT工業(yè)有限公司
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會(huì)專利代理部
• 代理人: 王棟令

1、用于除數(shù)包含整數(shù)和小數(shù)的比率乘法器式分頻電路，它具有一個(gè)由一個(gè)數(shù)據(jù)寄存器（r1）和一個(gè)m位的第一加法器（a1）組成的第一數(shù)字存儲(chǔ)器（ak1），第一加法器的輸入端與一個(gè)相當(dāng)于除數(shù)小數(shù)部分的m位第一數(shù)字碼（M）相連，其第二輸入端與數(shù)據(jù)寄存器（r1）的輸出端相連，數(shù)據(jù)寄存器的輸入端則與第一加法器（a1）的輸出端相連接，

其特征在于：

-在一個(gè)n位第二加法器（a2）的第一輸入端饋入一個(gè)相當(dāng)于除數(shù)整數(shù)位的n位第二數(shù)字碼（N），其第二輸入端與第一加法器（a1）的輸出端相連，

-第二加法器（a2）的輸出端與一個(gè)（n+1）位第三加法器（a3）的第一輸入端相連，第三加法器（a3）的輸出端與一個(gè)減法器（sb）的被減數(shù)輸入端相連，而減法器（sb）的輸出端則接在一個(gè)可預(yù)置的計(jì)數(shù)器（vz）的預(yù)置輸入端（ev）上，

-將待分頻信號(hào)fi加到可預(yù)置的計(jì)數(shù)器（vz）的計(jì)數(shù)輸入端（ez）上，起動(dòng)輸入端（eu）及復(fù)位輸入端（re）都與該計(jì)數(shù)器的輸出端（az）相接，每隔與預(yù)置輸入端（ev）上的值相等的脈沖后出現(xiàn)一個(gè)脈沖，上述輸出脈沖即為已分頻信號(hào)（fa）并為數(shù)據(jù)器（r1，r2）計(jì)時(shí)，

-把第一存儲(chǔ)器（ak1）輸出端的最高有效位r輸入r位第二存儲(chǔ)器（ak2）的輸入端，其中r符合下述關(guān)系：1＜r＜m，第二存儲(chǔ)器（ak2）的進(jìn)位輸出端與第三加法器（a3）的第二輸入端相接，并通過一個(gè)滯后元件（v）（其滯后時(shí)間與已分頻信號(hào)（fa）的相應(yīng)周期相等）與減法器（sb）的減數(shù)輸入端相連接。

2、權(quán)利要求1所述分頻電路作為鎖相環(huán)中可調(diào)分頻器的應(yīng)用。