[其他]減少雙極器件的管道漏電和表面漏電的方法

在審

• 申請?zhí)枺?/td>: 101986000002476
• 申請日: 1986-04-10
• 公開（公告）號: CN86102476B
• 公開（公告）日: 1988-03-23
• 發(fā)明（設(shè)計(jì)）人: 潘姬;趙洪林;殷淑華
• 申請（專利權(quán)）人: 天津大學(xué)
• 代理公司: 天津大學(xué)專利代理事務(wù)所
• 代理人: 劉志剛;王國欣

本發(fā)明提供一種簡便易行的減少半導(dǎo)體器件的管道漏電流和表面漏電流的方法。本發(fā)明所提供的方法利用離子注入吸雜技術(shù)，在半導(dǎo)體基區(qū)表面附近的局部區(qū)域內(nèi)和發(fā)射區(qū)表面附近的局部區(qū)域內(nèi)形成遠(yuǎn)離ｅｂ結(jié)的吸雜缺陷。采用本發(fā)明所提供的方法不僅能有效地減少管道漏電和表面漏電，改善器件的性能，提高成品率，而且工藝簡便，有利于降低成本。

本發(fā)明與半導(dǎo)體器件的制造方法有關(guān)。

本發(fā)明作出之前，用常規(guī)半導(dǎo)體工藝制造半導(dǎo)體雙極器件，由于硅單晶中的雜質(zhì)和缺陷往往引起管道漏電和表面漏電，從而嚴(yán)重影響器件的性能，降低了成品率。一般用來制造集成電路或半導(dǎo)體器件的硅單晶片的厚度約300-400μm，而實(shí)際器件所在的區(qū)域，即有源區(qū)卻只深入晶片正面10μm左右的深度，所以，為了把晶片中的有害雜質(zhì)吸向晶片背面，使之離開有源區(qū)，可以在制備器件之前或工藝過程中用離子注入吸雜技術(shù)將高能粒子轟擊晶片背面，造成嚴(yán)重?fù)p傷層，然后進(jìn)行適當(dāng)方式的退火，以此達(dá)到減少P-n結(jié)漏電的目的。

美國專利4069068，則把吸雜技術(shù)從晶片背面轉(zhuǎn)移到晶片正面，在完成基區(qū)擴(kuò)散后淀積一層SiO₂層和一層Si₃N₄層，刻去發(fā)射區(qū)接觸窗口和基區(qū)接觸窗口的Si₃N₄層后，從窗口處注入非摻雜劑如氬離子，在基區(qū)表面附近和發(fā)射區(qū)表面附近形成吸雜缺陷，并且發(fā)射區(qū)內(nèi)的吸雜缺陷轉(zhuǎn)變?yōu)殡姛o害的小位錯(cuò)環(huán)。采用這種方法制造雙極器件能在一定程度上減少管道數(shù)量，達(dá)到減少管道漏電的目的。但是，由于將吸雜缺陷引進(jìn)了發(fā)射區(qū)的整個(gè)表面附近，有相當(dāng)數(shù)量的吸雜缺陷靠近eb結(jié)，反而增大了eb結(jié)的表面漏電，從而嚴(yán)重影響器件的性能，降低了成品率。而且，該方法采用了高溫沉積Sio₂層和Si₃N₄層的工藝，使整個(gè)制造工藝復(fù)雜化。

本發(fā)明的目的是克服上述缺點(diǎn)，提供一種簡便易行的減少半導(dǎo)體雙極器件的管道漏電和表面漏電的方法。

本發(fā)明的要點(diǎn)是利用離子注入吸雜技術(shù)在雙極器件的基區(qū)表面附近的局部區(qū)域內(nèi)和發(fā)射區(qū)表面附近的局部區(qū)域內(nèi)形成遠(yuǎn)離eb結(jié)的吸雜缺陷從而減少管道漏電和表面漏電的方法。

現(xiàn)在結(jié)合附圖對本發(fā)明進(jìn)行詳細(xì)說明。

附圖1、附圖2、附圖3和附圖4是按照本發(fā)明所提供的方法制備半導(dǎo)體雙極器件的工藝流程示意圖。

附圖1表明，先在n⁺型襯底1上形成的N型外延層（即收集區(qū)）2上，經(jīng)一次氧化形成一層Sio₂層4，刻出基區(qū)窗口后進(jìn)行基區(qū)擴(kuò)散形成基區(qū)3，然后在基區(qū)擴(kuò)散中形成的Sio₂層5上刻出小基區(qū)窗口7（即在基區(qū)的局部區(qū)域刻出的窗口），刻出的小基區(qū)窗口7處要保留一薄層SiO₂層，其余部位保留光刻膠6。

附圖2和附圖3表明，經(jīng)高能粒子如氬離子注入8，在基區(qū)3表面附近的局部區(qū)域內(nèi)及基區(qū)3內(nèi)隨后要成為發(fā)射區(qū)11的區(qū)域表面附近的局部區(qū)域內(nèi)形成吸雜缺陷9，除去光刻膠6，經(jīng)氧化形成Sio₂層10并刻出發(fā)射區(qū)窗口后，引入相應(yīng)的雜質(zhì)經(jīng)擴(kuò)散形成發(fā)射區(qū)11。

附圖4表明，在發(fā)射區(qū)擴(kuò)散中形成的Sio₂層12上刻出引線孔，經(jīng)蒸A1形成發(fā)射極13和基極14。

從附圖3可以明顯看出，高能粒子如氬離子注入8所形成的吸雜缺陷9既處于基區(qū)3和發(fā)射區(qū)11的表面附近，又遠(yuǎn)離eb結(jié)15，這不僅切斷了eb結(jié)漏電通道，而且阻止了c-e間管道的形成。

應(yīng)用了本發(fā)明提供的方法的實(shí)施例表明，雙極器件中50%以上的器件的漏電流小于1×10^-4μA，采用常規(guī)半導(dǎo)體工藝制造的半導(dǎo)體雙極器件中33%的器件的漏電流在4～5×10^-4μA，漏電流在1×10^-4μA的只占2～3%。這充分說明采用本發(fā)明所提供的方法制造半導(dǎo)體雙極器件能有效地減少表面漏電流和管道漏電流，從而改善器件的性能，提高成品率。這是本發(fā)明的第一個(gè)優(yōu)點(diǎn)。本發(fā)明的第二個(gè)優(yōu)點(diǎn)是，工藝簡便，省去了美國的專利4069068的高溫沉積SiO₂和Ni₃H₄的工藝。有利于降低成本。因而，本發(fā)明所提供的方法優(yōu)于已為人知的半導(dǎo)體雙極器件的制造方法。