[其他]數字伺服裝置

在審

• 申請號: 101987000007593
• 申請日: 1987-09-30
• 公開（公告）號: CN1006257B
• 公開（公告）日: 1989-12-27
• 發明（設計）人: 伊藤健司
• 申請（專利權）人: 東芝株式會社
• 代理公司: 上海專利事務所
• 代理人: 顏承根

一種數字伺服裝置，具有計數器，閂鎖手段，伺服控制輸出的手段及序列發生器，其特征在于還具備被測脈沖輸入時，利用控制輸入控制部，使時鐘脈沖信號停止向計數器中輸入的手段；鎖存指定低位比特中的最高位的最高位閂鎖手段；將計數器的內容向高位方向移指定比特的手段；用最高位閂鎖手段的輸出和計數器移位指定比特的輸出，得到判斷伺服控制輸出的上限、下限以及其間的線性范圍的判定輸出的高位比特處理手段。

本發明是有關把例如，視頻磁帶記錄器（以下記為VTR）的伺服系統，數字化了的數字伺服裝置。特別是有關使適用于象主導軸伺服系統的各種馬達轉速的伺服系統穩定化的裝置。

在要求具有VTR伺服系統那種高精度、高穩定性的伺服裝置中，用數字信號處理來進行的伺服裝置是非常有效的。

第11圖表示的是，已有的數字頻率鑒別器的構成。時鐘脈沖信號CK從輸入端子8輸入，并被輸入到構成輸入控制部的“與”回路7的一個端子和序列發生器1，當輸入被測信號FG時，序列發生器與其同步，并按第12圖所示的定時，產生停止信號STOP、閂鎖信號LATCH和預置信號PRESET。以下將結合第12圖進行說明。

作為被測信號FG，例如是從檢測VTR主導軸馬達轉速的檢測裝置發出的檢測脈沖。來自序列發生器的停止信號STOP，加到“與”回路7上，并停止時鐘脈沖信號CK供給可預置的正向計數器2（以下稱為正向計數器）。而且當計數器2的動作穩定，例如經過5個時鐘脈沖信號后，來自序列發生器1的閂鎖信號LATCH，加到閂鎖回路3和閂鎖回路4的閂鎖脈沖輸入端。當輸入閂鎖信號LATCH時，閂鎖回路3鎖存正向計數器2的從低位開始的M個位（比特）;而閂鎖回路4鎖存分別后述的線性范圍判定信號F和進位判定信號G，而信號F和G是由譯碼器5對正向計數器2的高位的L個比特進行了譯碼的信號。在得到鎖存動作后，再把從序列發生器1得到的預置信號PRESET，加到正向計數器2的預置端PR上。預置數據可用存儲在由只讀存儲器構成的存儲裝置（以下稱ROM）中的數據。

進行了上述預置動作后，用來自序列發生器的“1”電平的停止信號STOP，使“與”回路7變為導通狀態，正向計數器2可以再次進行計數動作。

譯碼器5對L比特的內容進行判定，并且在全“1”時，輸出表示線性范圍的線性范圍判定信號F，而當計數器中有顯示其溢出的進位時，輸出進位判定信號G。下面將結合第13圖說明其內容。

如第13圖所示，當輸入第1個被測信號FG1時，上述系統就以預置值NP為起始值，開始正向計數器2的計數動作。同圖用CNT表示的鋸齒狀實線曲線，表示的是計數動作的變化狀況。

如果輸入譯碼器5中的L比特數為3比特，則在該L比特變為全“1”以前，低位的M比特的內容，按CNT中的鋸齒狀的虛線曲線，重復進行3循環。而當下一個被測信號FG2在虛線所示的位置上出現時，大致為時點t₁的數據則被鎖存到閂鎖回路3中。由于該時點t₁在線性范圍內，閂鎖回路3的輸出數據圖中未示，但將加到下一段脈沖幅寬的調制回路上，并作為設定脈沖寬度的數據。而脈沖幅寬調制回路的輸出，用再下一段的低通濾波器進行平整后，作為主導軸馬達的驅動電路的轉速控制電壓使用。

上述閂鎖回路4的輸出，表示檢波輸出在現在的時點是否是在線性范圍里，所以如果線性范圍判定信號F和進位判定信號G是低電平，則表示是在檢波特性的下限以下，如果線性范圍判定信號F是高電平，而進位判定信號G是低電平，則表示是在線性范圍;如果線性范圍判定信號F是低電平，而進位判定信號G是高電平，則表示是在線性范圍的上限以上。

因此，閂鎖電路4的內容，可以利用來決定是否采用閂鎖電路3的輸出數據。將其歸納為：

預置值NP可以這樣進行設定：當具有中心頻率f₀的被測信號FG到來時，可得到線性范圍的中央（2^M/2），更具體地說，如果時鐘脈沖信號CK的頻率為f_ck時

由f_ck/f₀＝2^N-2^M-1-NP+NS

可得