[發明專利]使用自旋MOS晶體管的非易失性存儲器電路

有效

• 申請號: 201010509925.0
• 申請日: 2010-10-14
• 公開（公告）號: CN102148055A
• 公開（公告）日: 2011-08-10
• 發明（設計）人: 杉山英行;棚本哲史;丸龜孝生;石川瑞惠;井口智明;齊藤好昭
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C11/16
• 分類號: G11C11/16
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳萍

技術領域

本發明涉及一種使用自旋MOS晶體管的非易失性存儲器電路。

背景技術

隨著近年來的微細化技術的發展，LSI(Large?Scale?Integration：大規模集成電路)的消耗電力變大，不能無視半導體存儲器待機時的消耗電力。使用如下電源門控(Power?gating)技術，即，切斷LSI中未使用部分的電源，僅接通使用部分的電源。在通過半導體的CMOS技術制作存儲器電路的情況下，使用易失性的SRAM(Static?Random?Access?Memory：靜態隨機存取存儲器)作為存儲信息的存儲器。由于SRAM具有易失性，因此待機時也不能切斷電源，因而，消耗電力變大。另外，由于SRAM具有易失性，突然切斷電源時，存儲器信息會消失。在使用了大量的SRAM的情況下，即使在不動作時，由漏電流導致的消耗電力也會變大。因此，成為難以實現低消耗電力化和高集成化的電路。并且，SRAM是切斷電源時會丟失信息的易失性存儲器，因此，每次接通電源時需要寫入外部存儲器中存儲的信息。因此，會有接通電源時費時費力的問題。另外，需要確保在切斷電源時用于存儲信息的外部存儲器，而由于使用外部存儲器，會有需要消耗電力及容積的問題。因此，成為了妨礙系統整體的高集成化及低消耗電力化的主要原因之一。

作為基于當前半導體技術的非易失性存儲器電路，提出了一種阻變型非易失性存儲器。阻變型非易失性存儲器在啟動了電源時使作為半導體存儲器的SRAM存儲信息。非易失性存儲器即使切斷電源也可以存儲信息，因此，在不進行讀出或寫入動作時，可以切斷電源。即，LSI中使用非易失性存儲器時，可以容易地進行電源門控。因此，阻變型非易失性存儲器得到了關注。

近年來，利用了電子的自旋自由度的自旋電子器件的研究開發盛行。以隧道磁阻效應(TMR)為基礎的研究開發盛行，并已被應用到磁性隨機存取存儲器(MRAM)和硬盤驅動器(HDD)的再生磁頭等中。進而，結合了半導體和鐵磁性材料的自旋晶體管得到了關注。

鐵磁性材料可以具有非易失性的存儲功能，因此，如果用作非易失性存儲器，可以期待應用于電源門控技術和存儲器的備份。提出了使用鐵磁性磁隧道結(MTJ)元件作為非易失性存儲器的非易失性存儲器電路(例如，參見JP特開2007-52879號公報)。

JP特開2007-52879號公報中記載的非易失性存儲器電路中，MTJ元件在反相環路內與MOS晶體管串聯連接，因此，會大幅度降低動作余量(margin)，不能得到高可靠度。

另外，使用MTJ元件的非易失性存儲器電路中，由電源啟動時MTJ元件的電阻值決定存儲器的存儲內容。但是，電源電壓低時MOS晶體管的電阻非常大，因此，MTJ元件的電阻值的影響非常小。因此，電源電壓低時，容易因為MOS晶體管的電阻值的偏差引起誤動作，不能得到高可靠度。

發明內容

本發明的非易失性存儲器電路，其特征在于，其具備：第一p溝道MOS晶體管，具有作為源極和漏極中的一個的第一電極和作為另一個的第二電極，所述第一電極被連接到第一布線；第二p溝道MOS晶體管，具有作為源極和漏極中的一個的第三電極和作為另一個的第四電極，所述第三電極被連接到所述第一布線，所述第四電極被連接到所述第一p溝道MOS晶體管的柵極，該第二p溝道MOS晶體管的柵極被連接到所述第一p溝道MOS晶體管的所述第二電極；第一n溝道自旋MOS晶體管，具有作為源極和漏極中的一個的第五電極和作為另一個的第六電極，所述第五電極被連接到第二布線，所述第六電極被連接到所述第一p溝道MOS晶體管的所述第二電極，該第一n溝道自旋MOS晶體管的柵極被連接到所述第二p溝道MOS晶體管的所述第四電極；第二n溝道自旋MOS晶體管，具有作為源極和漏極中的一個的第七電極和作為另一個的第八電極，所述第七電極被連接到所述第二布線，所述第八電極被連接到所述第二p溝道MOS晶體管的所述第四電極，該第二n溝道自旋MOS晶體管的柵極被連接到所述第一p溝道MOS晶體管的所述第二電極；第一n溝道MOS晶體管，具有作為源極和漏極中的一個的第九電極和作為另一個的第十電極，所述第九電極被連接到所述第一p溝道MOS晶體管的所述第二電極，所述第十電極被連接到第三布線，該第一n溝道MOS晶體管的柵極被連接到第四布線；以及第二n溝道MOS晶體管，具有作為源極和漏極中的一個的第十一電極和作為另一個的第十二電極，所述第十一電極被連接到所述第二p溝道MOS晶體管的所述第四電極，所述第十二電極被連接到第五布線，該第二n溝道MOS晶體管的柵極被連接到所述第四布線。

附圖說明