[發明專利]一種FPGA與通用處理器之間的通信方法及系統

有效

• 申請號: 201410101787.0
• 申請日: 2014-03-18
• 公開（公告）號: CN103970708B
• 公開（公告）日: 2017-01-04
• 發明（設計）人: 胡強
• 申請（專利權）人: 中國航天科工信息技術研究院
• 主分類號: G06F15/163
• 分類號: G06F15/163
• 代理公司: 北京法思騰知識產權代理有限公司11318
• 代理人: 楊小蓉

1.一種FPGA與通用處理器之間的通信方法，所述方法將FPGA模擬為包含SDRAM控制器的通用處理器的外接SDRAM存儲器，從而實現FPGA與通用處理器之間的同步數據傳輸。

2.根據權利要求1所述的FPGA與通用處理器之間的通信方法，其特征在于，采用如下策略將FPGA模擬為SDRAM控制器的外接SDRAM存儲器：

在FPGA內部設置同步輸入輸出接口，所述同步輸入輸出接口一端與FPGA中的存儲模塊或數據處理單元相連，另一端與通用處理器的SDRAM控制器相連；

采用通用處理器對FPGA內部的同步輸入輸出接口包含的模式寄存器進行配置，進而設定SDRAM控制器的突發傳輸長度和讀延時周期。

3.一種基于權利要求1-2任意一條權利要求記載的方法得到的FPGA與通用處理器的通信系統，包含FPGA和通用處理器，且通用處理器包含SDRAM控制器，其特征在于，所述FPGA中還包含：

同步輸入輸出接口，該同步輸入輸出接口一端與FPGA中的存儲模塊或數據處理單元相連，另一端與SDRAM控制器相連，進而實現FPGA與通用處理器之間的同步數據傳輸。

4.根據權利要求3所述的FPGA與通用處理器的通信系統，其特征在于，所述同步輸入輸出接口進一步包含：

模式寄存器，用于設定SDRAM控制器的數據突發傳輸長度和讀延時周期；

鎖存模塊，用于鎖存SDRAM控制器發送的數據和地址信號；

地址解析轉換模塊，用于將SDRAM控制器的行列地址進行轉換，翻譯成為FPGA內部數據存儲或處理單元可以直接使用的地址信號；

譯碼模塊，用于根據SDRAM控制器的讀寫命令，譯碼出與數據存儲或處理單元接口的讀、寫和使能等信號。

5.一種基于權利要求3-4任意一個權利要求記載的系統實現的FPGA與通用處理器的數據同步傳輸方法，所述數據傳輸方法為：

同步輸入輸出接口接收SDRAM控制器發送的同步信號，然后對接收的同步信號進行邏輯譯碼和轉換，翻譯為FPGA內部的數據存儲或處理單元能夠應用的信號形式，實現通用處理器通過SDRAM控制器對FPGA內部數據存儲或處理單元的數據進行寫入和讀取的操作，即完成FPGA與通用處理器的同步數據傳輸。

6.根據權利要求5所述的FPGA與通用處理器的數據同步傳輸方法，其特征在于，所述方法具體包含：

步驟101）對SDRAM控制器發送的數據和地址信號進行鎖存；

步驟102）針對SDRAM控制器的激活和讀寫命令把SDRAM控制器的行列地址進行解析，轉換為直接尋址地址，所述的直接尋址地址為FPGA內部數據存儲或處理單元能夠直接使用的地址信號；

步驟103）依據模式寄存器中配置的內容，根據SDRAM控制器的讀寫命令，譯碼出與數據存儲或處理單元接口的讀、寫和使能等信號；

依據譯碼得到的信號、直接尋址地址以及步驟101）所述的鎖存的數據信號完成通用處理器與FPGA內部數據存儲或處理單元的數據傳輸。