[發(fā)明專利]壓應變Ge材料的制備方法

在審

• 申請?zhí)枺?/td>: 201711240992.5
• 申請日: 2017-11-30
• 公開（公告）號: CN107895688A
• 公開（公告）日: 2018-04-10
• 發(fā)明（設計）人: 左瑜
• 申請（專利權）人: 西安科銳盛創(chuàng)新科技有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 西安嘉思特知識產(chǎn)權代理事務所(普通合伙)61230
• 代理人: 黃晶晶

技術領域

本發(fā)明屬半導體材料技術領域，特別涉及一種壓應變Ge材料的制備方法。

背景技術

自20世紀70年代初期開始，MOSFET成為現(xiàn)代半導體集成電路的重要單元，盡管晶體管的尺寸在過去的四十多年以摩爾定律迅速縮小，但其結構仍然沒有發(fā)生變化。然而目前所面臨的問題是隨著MOSFET溝道長度、柵介質厚度以及節(jié)深的不斷縮小，關態(tài)溝道漏電流、柵漏電流，源漏電阻以及短溝道效應變得越來越重要。因此，如何解決由尺寸縮小而帶來的不利因素，在后摩爾時代繼續(xù)延續(xù)摩爾定律，縮小器件尺寸，提高器件性能是當前半導體技術中一個非常重要的研究方向。

傳統(tǒng)工藝中，Si的電子和空穴遷移率分別是1350cm²/Vs和500cm²/Vs，而Ge的電子和空穴的遷移率分別是3900cm²/Vs和1900cm²/Vs。可以看出無論是電子還是空穴，Ge的遷移率都明顯高于Si。應變技術使得載流子的有效電導質量減小，從而提高載流子的遷移率，增加晶體管的性能。目前，Si工藝已經(jīng)接近其物理極限，而Ge具有與Si工藝相容的特性，并且Ge的載流子遷移率比Si高兩到三倍。所以高遷移率Ge溝道MOSFET成為延續(xù)摩爾定律的一個重要器件。應變Ge材料遷移率遠遠高于Si，更高于Ge材料；因此應變Ge技術能夠使載流子的遷移率得到進一步的提高，成為半導體集成電路發(fā)展的一個重要研究方向。

由于Ge材料成本高，機械強度差，考慮與Si工藝兼容，一般都是選取在Si材料上外延生長一層高Ge組分的Si_1-xGe_x虛襯底，再在此襯底上生長Ge，從而獲得壓應變Ge材料。應變Ge材料性能與一般的Ge和應變Si相比更好，并且其遷移率大。由于Si_1-xGe_x層和Si襯底之間的晶格失配度隨著Ge組分的增加而增大，所以在Si襯底上直接外延生長高Ge組分Si_1-xGe_x材料比較困難，如何制備高質量的高Ge組分Si_1-xGe_x材料將是后續(xù)應變Ge材料的生長的重要前提。

晶格失配會引起島狀生長，從而使Si_1-xGe_x外延層表面粗糙，造成高密度失配位錯。目前廣泛采用的降低Si_1-xGe_x外延層位錯密度，提高晶體質量的方法是漸變緩沖層生長技術，但該方法要求生長高Ge組分的Si_1-xGe_x外延層時需要的漸變緩沖層厚度大，并且還存在制備工藝復雜，成本高的問題。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術制備高Ge組分Si_1-xGe_x高粗糙度以及高位錯密度的缺點，以制備高質量的壓應變Ge材料；本發(fā)明提供了一種壓應變Ge材料的制備方法；本發(fā)明要解決的技術問題通過以下技術方案實現(xiàn)：

本發(fā)明的實施例提供了一種壓應變Ge材料的制備方法，包括：

S101、選取單晶Si襯底；

S102、在所述Si襯底表面淀積Si_1-xGe_x外延層；

S103、在所述Si_1-xGe_x外延層表面淀積SiO₂保護層；

S104、利用激光再晶化工藝晶化包括所述Si襯底、所述Si_1-xGe_x外延層、所述SiO₂保護層的整個襯底材料；

S105、刻蝕所述SiO₂保護層；

S106、在晶化后的所述Si_1-xGe_x外延層表面淀積Ge材料。

在本發(fā)明的一個實施例中，所述Si襯底的厚度為2μm。

在本發(fā)明的一個實施例中，在步驟S102之前還包括：

(x1)利用RCA方法清洗所述Si襯底；

(x2)利用濃度為10％的氫氟酸清洗所述Si襯底。

在本發(fā)明的一個實施例中，步驟S102包括：