[發明專利]一種PCB板的背鉆設計方法、系統、終端及存儲介質

在審

• 申請號: 202010470922.4
• 申請日: 2020-05-28
• 公開（公告）號: CN111737945A
• 公開（公告）日: 2020-10-02
• 發明（設計）人: 姚同娟
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F115/12
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 孫玉營

本發明提供一種PCB板的背鉆設計方法、系統、終端及存儲介質，包括：設置背鉆信號的屬性信息，并根據所述屬性信息從PCB板設計圖形中篩選并標記背鉆信號；從PCB板設計圖形提取所有層面和各層面的背鉆信號拓撲信息，根據背鉆信號拓撲信息從所有層面中篩選出背鉆信號的無效層面；從所述無效層面篩選出背鉆信號對應的過孔和焊盤坐標；在所述無效層面創建以過孔和焊盤坐標為中心的避讓區域，所述避讓區域為沒有走線的空白區域。本發明可以提前避免背鉆偏差可能導致的PCB質量問題，有效提升設計效率和設計質量。

技術領域

本發明涉及PCB加工技術領域，具體涉及一種PCB板的背鉆設計方法、系統、終端及存儲介質。

背景技術

在高速互聯系統中，PCB上信號線速率越來越高，對信號完整性及電磁兼容方面的的要求越來越嚴格。當信號速率達到一定的值，特別是速率大于8Gbps的，就必須要考慮因為過孔及PTH焊盤stub造成的信號完整性及電磁干擾問題。在PCB板上，當信號線通過過孔換層時如果不是從表層換到另一表層，那么總會產生具有多余鍍銅部分的層面(stub)。此多余的鍍銅部分會增加過孔的感性值，從而導致高速信號的損耗增大；多余的鍍銅也相當于天線一樣，產生信號輻射對周圍的其他信號造成干擾，嚴重時將影響到線路系統的正常工作，Backdrill的作用就是將多余的鍍銅用鉆孔的方式鉆掉，從而消除此類EMI問題。

對于大多數PCB廠家，都有背鉆的能力，但不同廠家背鉆能力有所不同，背鉆過程中由于鉆孔公差等影響會有鉆偏而傷到周圍走線的情況發生，嚴重的直接影響產品功能。通常我們的做法是根據規范去設置鉆孔和PTH焊盤到涉及層面的所有過孔，焊盤，走線，銅箔等的距離來控制，既要單獨設置這些需背鉆信號的總間距規則，又要在這個總間距規則上繼續設置針對背鉆涉及到層面的所有間距規則。這個過程對PCB Layout工程師來說非常繁瑣，工作量很大，且容易遺漏。

發明內容

針對現有技術的上述不足，本發明提供一種PCB板的背鉆設計方法、系統、終端及存儲介質，以解決上述技術問題。

第一方面，本發明提供一種PCB板的背鉆設計方法，包括：

設置背鉆信號的屬性信息，并根據所述屬性信息從PCB板設計圖形中篩選并標記背鉆信號；

從PCB板設計圖形提取所有層面和各層面的背鉆信號拓撲信息，根據背鉆信號拓撲信息從所有層面中篩選出背鉆信號的無效層面；

從所述無效層面篩選出背鉆信號對應的過孔和焊盤坐標；

在所述無效層面創建以過孔和焊盤坐標為中心的避讓區域，所述避讓區域為沒有走線的空白區域。

進一步的，在從PCB板設計圖形中篩選并標記背鉆信號之后，所述方法還包括：

判斷篩選出的背鉆信號與與預存的背鉆需求表中的背鉆信號是否匹配：

若是，則判定背鉆信號正確；

若否，則判定背鉆信號錯誤。

進一步的，在根據背鉆信號拓撲信息從所有層面中篩選出背鉆信號的無效層面之后，所述方法還包括：

將各層面走線信息導出至excel，并將各層面走線信息與實際走線進行一致性比對，若兩者不一致則輸出相應層面的錯誤提示。

進一步的，在所述在所述無效層面創建以過孔和焊盤坐標為中心的避讓區域，所述避讓區域為沒有走線的空白區域。之前，所述方法還包括：

根據制程能力、過孔孔徑和焊盤尺寸設置避讓區域的尺寸。

第二方面，本發明提供一種PCB板的背鉆設計系統，包括：

目標設置單元，配置用于設置背鉆信號的屬性信息，并根據所述屬性信息從PCB板設計圖形中篩選并標記背鉆信號；