[其他]半導(dǎo)體集成電路的圖形設(shè)計(jì)方法和器件

無效

• 申請(qǐng)?zhí)枺?/td>: 85104935
• 申請(qǐng)日: 1985-06-27
• 公開（公告）號(hào): CN85104935B
• 公開（公告）日: 1988-02-03
• 發(fā)明（設(shè)計(jì)）人: 姐齒伸彥;馬場重典
• 申請(qǐng)（專利權(quán)）人: 富士通株式會(huì)社
• 主分類號(hào): H01L21/82
• 分類號(hào): H01L21/82;H01L27/10
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會(huì)專利代理部
• 代理人: 張衛(wèi)民

本發(fā)明涉及一種半導(dǎo)體集成電路的圖形設(shè)計(jì)方法以及由該方法制造的器件，更確切地說，是涉及對(duì)根據(jù)被稱作標(biāo)準(zhǔn)單元法的邏緝大規(guī)模集成電路的電路圖形設(shè)計(jì)方法所進(jìn)行的改進(jìn)。

近來，半導(dǎo)體集成電路的精細(xì)圖形技術(shù)使邏緝大規(guī)模集成電路（邏緝LSI）可以在每個(gè)芯片上制成幾個(gè)到幾萬個(gè)門電路。另一方面，對(duì)各種各樣為滿足客戶特殊要求而特別定做的邏緝LSI的需求也增加了。這些專門訂貨的邏緝LSI同一些通用LSI，如大規(guī)模存儲(chǔ)集成電路相比，生產(chǎn)的批量很小，但要求在很短的時(shí)間內(nèi)完成從設(shè)計(jì)到產(chǎn)品發(fā)貨的整個(gè)生產(chǎn)周期。

生產(chǎn)這種完全訂做的LSI必需從在芯片上設(shè)計(jì)和布置晶體管的位置開始，最優(yōu)化的設(shè)計(jì)決定于芯片面積利用率和電路特性的綜合效益，但是，這樣一種完全訂貨性設(shè)計(jì)是有缺點(diǎn)的，它一般需要長達(dá)半年以上的設(shè)計(jì)周期，對(duì)已經(jīng)最優(yōu)化了的芯片設(shè)計(jì)進(jìn)行修改的靈活性低。因此，已經(jīng)提出了一些方法，如門陣列和標(biāo)準(zhǔn)單元方法，以便在較短的周期內(nèi)發(fā)展具有設(shè)計(jì)上靈活性的訂貨性LSI。

在門陣列方法中，只要在一塊庫存的已經(jīng)預(yù)先做好了晶體管的硅片上按電路網(wǎng)絡(luò)的要求進(jìn)行布線即制成所訂做的邏緝LSI。這樣，制造客戶電路所必須的掩膜版大約只有制造整個(gè)LSI的掩膜版數(shù)量的三分之一。

標(biāo)準(zhǔn)單元的方法利用了預(yù)先限定的單位電路的圖形一單元，單元相當(dāng)于邏緝門，如與非門，或非門，反相器，觸發(fā)器等。這些單元的圖形做為一個(gè)程序庫存儲(chǔ)在計(jì)算機(jī)系統(tǒng)里，采用計(jì)算機(jī)輔助設(shè)計(jì)（CAD）的方法根據(jù)單元的布置和單元之間的相互連接而實(shí)現(xiàn)LSI芯片的設(shè)計(jì)通路，同時(shí)制出了各種LSI用的整套掩膜版。

標(biāo)準(zhǔn)單元法有以下特點(diǎn)：（a）象晶體管那樣的電路元件的電特性和圖形的信息已經(jīng)很好地編制在CAD系統(tǒng)的程序庫里，可以獲得對(duì)LSI芯片設(shè)計(jì)的有效控制;（b）做為結(jié)果，芯片設(shè)計(jì)中容易發(fā)生的錯(cuò)誤減少了;（c）與門陣列方法相比，芯片面積的利用率更高。由此，標(biāo)準(zhǔn)單元法在芯片設(shè)計(jì)方面有相當(dāng)大的自由，不需要電路元件的專門知識(shí)也可以進(jìn)行設(shè)計(jì)，減小了LSI發(fā)展中所冒的風(fēng)險(xiǎn)。

圖1是按照標(biāo)準(zhǔn)單元方式進(jìn)行的一個(gè)示例性布置和連線的示意圖。參看圖1，不同類型的單元1在半導(dǎo)體襯底2上按行排列。它們基本上是由一些同樣高度的矩形框所組成，但對(duì)不同種類，一般其寬度不相同。這些單元由導(dǎo)線3相互連接，這些導(dǎo)線形成并分布在相鄰兩行之間的區(qū)域內(nèi)（有時(shí)稱之為連線溝道）。每一個(gè)單元1都有一個(gè)預(yù)先限定好的電路元件的圖形，如晶體管和內(nèi)部導(dǎo)線層的圖形。圖2A框圖內(nèi)顯示一個(gè)示例性CMOS（互補(bǔ)型金屬-氧化物-半導(dǎo)體）2輸入端與非門邏輯的圖形，圖2B是它相應(yīng)的等效電路。參見圖2A，2輸入端與非門單元占據(jù)了由虛線100表示的基本為矩形的虛擬框所限定的一個(gè)區(qū)域。該框的尺寸約為幾十～一百微米的等級(jí)。電路元件如MOS晶體管P₁P₂、N₁和N₂都做在框內(nèi)，為外部連線所制成的節(jié)點(diǎn)則伸展到框100之外。斜線區(qū)域表示鋁（Al）導(dǎo)線層，如I₁和I₂表示接收輸入信號(hào)的節(jié)點(diǎn)，OT表示輸出節(jié)點(diǎn)，BVDD和BVSS是分別連接正負(fù)電壓源VDD和VSS的總線。

為了便于更好的理解，圖2C和2D對(duì)圖2A中的圖形的形狀做了進(jìn)一步的說明。圖2C顯示了MOS晶體管P₁、P₂、N₁和N₂的塊圖形狀，圖2D顯示了連接晶體管的內(nèi)部導(dǎo)線層，包括總線BVDD和BVSS的圖形。參看圖2C，P型區(qū)101（被實(shí)線101′所包圍）和N型區(qū)102（被實(shí)線102′所包圍）在方框100中通過向該處選擇注入P型或N型雜質(zhì)的方法而形成。101和102之外的區(qū)域被一厚絕緣層覆蓋（未示出），如一般被稱為“場氧化物層”的氧化層。一對(duì)由多晶硅構(gòu)成的柵電極103和104跨過P型區(qū)和N型區(qū)101和102而形成，在柵電極和P型區(qū)，N型區(qū)之間各有一層薄的絕緣層（未示出），如被稱為“柵氧化層”的氧化層，在101和102區(qū)上形成。這樣，就制成了在P型區(qū)101的P溝道MOS晶體管P1和P2和在N型區(qū)的N河道MOS晶體管N1和N2。P型區(qū)101和N型區(qū)102中各形成有一附加區(qū)109和110，下文中稱之為總線接觸區(qū)，它們分別同以下將說明的在其中形成的總線BVDD和BVSS相連。