[其他]多層印刷線路板

無效

• 申請號: 85105842
• 申請日: 1985-07-03
• 公開（公告）號: CN85105842A
• 公開（公告）日: 1987-01-28
• 發明（設計）人: 千石則夫;香西博;小林二三幸
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: H05K1/00
• 分類號: H05K1/00;H05K3/00
• 代理公司: 中國專利代理有限公司
• 代理人: 李先春

本發明涉及了一種多層印刷電路板。特別涉及到在多層印刷電路板的電源層的通孔區域上所形成的空隙的一種改進形式。

多層印刷電路板的電源層，在其通孔部分有一空隙（不接觸導體部分），以期在電源層導體和通孔導體之間避免短路。一般的多層印刷電路板具有圓形空隙或是呈四個直角的方形空隙。例如，在公告號為121168/74的未審定日本專利中，便公開了圓形空隙。

隨著大規模集成電路在速度和密度方面的增大，使得安裝大規模集成電路的多層印刷電路板在密度和面積上也相應加大。當若干包括大規模集成電路的電子元件以較高的密度安裝在具有很高元件密度和大面積的多層印刷電路板上時，加到那些電子元件上的電流就會很大。因此，必須使電源層的阻抗足夠小以抑制電源層兩端的壓降。為此，減小形成于電源層的空隙面積是十分有效的。

與此同時，在具有很高元件密度和大面積的多層印刷電路板上，必須采用更加嚴格的尺寸偏差條件，諸如疊層偏差和孔的形成位置偏差等。對電源層空隙尺寸的確定必須基于對上述情況的全盤考慮之中。如空隙尺寸太小，則由于在制造過程中引起的尺寸偏差會增加通孔與電源層導體之間的短路故障，從而導致多層印刷電路板的生產率下降。

本發明的目的之一是提供一種多層印刷電路板，這種電路板可以降低由于形成空隙而增加的電源層阻抗，同時不會引起通孔導體與電源層導體之間的短路故障。

本發明的另一目的是提供一種適用于電路元件高密度安裝的多層印刷電路板。

根據本發明，在多層印刷電路中，包括借助于若干絕緣層疊壓而成的若干導電層;還包括若干用于有選擇地將各導電層連接起來的通孔;另外還有若干空隙，用于在作為電源層的導電層上形成通孔的相應位置處起絕緣作用，其每個空隙基本上均做成帶有四個圓角的方形。

即使是以兩維的方式在電源層上布置很多空隙，由于根據本發明的上述特殊空隙形狀，仍可使相鄰的空隙之間留有很寬的導電層。因此，在相鄰空隙之間的導體電阻就比先有技術的要小。

本發明的其它目的和優點，在下面結合附圖的敘述中將更為明顯。

圖1是多層印刷電路板的剖視結構示意說明圖;

圖2是說明形成于電源層的若干空隙的斜視圖;

圖3是根據本發明所采用的空隙平面形狀的說明圖;

圖4是當總定位誤差處于最大允許范圍時，通孔邊緣的實際范圍說明圖;

圖5示出了根據本發明的空隙與一般圓形空隙的比較;而

圖6則示出了根據本發明的空隙與一般正方形空隙的比較。

圖1是示意說明應用本發明的多層印刷電路板的剖視圖。根據本發明的多層印刷電路板，就其剖視結構而論，與一般所知的多層印刷電路板相類似。因此為方便起見，圖1例示了一個簡化的結構。它包括帶有作為電源層的導電層3的絕緣基層10;帶有作為印刷信號連線或另一電源層的導電層3′的另一絕緣基層10′;以及一熱固粘合層12，用于將絕緣基層10和10′疊壓在它的兩面上。

在圖1中，通孔1A，1B和1C是用鉆頭或類似工具在層疊的印刷電路板上打出通孔而形成的，并以非電解鍍層和/或電解鍍層的方法在這些孔內形成導電膜。這些導電膜有選擇地連接在該印刷電路板里面的電源層或信號連線上。而導電膜的另一端則相應接在位于電路板表面的配線層。如將電源層3部分放大的圖2所示，除通孔1C要與電源層連接外，空隙2（2A～2E）是將環繞通孔1A～1E的電源層部分地去除所形成的。

根據本發明的多層印刷電路板，其特征在于電源層3或3′上所形成的空隙2的形狀。每一空隙大體上呈方形。而其四個角均為半徑為R的圓弧形。

圖3是空隙2的放大視圖。點Q是一設想的格點，代表通孔1中心點的標準位置。標號21代表了實際通孔的邊緣偏移設想格點的最大允許偏差范圍。M_X和M_Y分別代表空隙2在X方向和Y方向上的尺寸。R是該空隙四個角的各角曲率半徑。L則代表通孔和電源層之間的最小應保證間隙。

在多層印刷電路板的各基層10和10′的制造過程中，我們必須允許電源層上的每一空隙相對設想格點Q有一定程度的位置偏差。另外在所疊壓的基層上開通孔時，我們也必須允許通孔與設想格點之間有一定的位置偏差。由上述制造過程的各步驟中所引起的位置偏差或尺寸偏差，在下文中統稱為“總定位誤差”。

相對于設想格點，如通孔1中心點的總定位誤差允許范圍用圖4的虛線所圍的部分22來表示，則該通孔邊緣位置的最大允許偏差范圍21分別在X方向和Y方向的尺寸為N_X和N_Y，它們可表示為：