[其他]具有高擊穿電壓的半導體器件

無效

• 申請號: 85106895
• 申請日: 1985-09-14
• 公開（公告）號: CN85106895B
• 公開（公告）日: 1988-09-07
• 發明（設計）人: 江本孝朗;鹽見武夫
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/72;H01L29/91
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 劉暉

1、一種具有高擊穿電壓的半導體器件制有：

第一電導類型的半導體襯底10;

在第一電導類型的半導體襯底10的規定區域中形成的一層第二電導類型的第一雜質區12，并與上述襯底之間形成個側面;

在與上述第一雜質區12相對的上述半導體襯底的背面區域中，以規定量進行注入，形成的第一電導類型的一層第一高摻雜雜質區16;

用第二電導類型的保護環區或用阻性電場板極（127）環繞上述第一雜質區12;其特征在于：

形成的注入區16比上述第一雜質區12寬，與上述第一雜質區的周圍側面相比，上述注入區16擴大不大于W₀;

W₀是上述第一雜質區12和上述第一高摻雜雜質區16之間沿其深度方向的間隔。

2、按照權利要求1所述的半導體器件，其中形成的上述第一高摻雜雜質區16的中心位置與上述第一雜質區12的中心位置相同，并且上述第一高摻雜雜質區（16）的注入寬度T滿足

t₁＜T≤t₁+2W₀

其中t₁是上述第一雜質區（12）的寬度，T是上述第一高摻雜雜質區16的注入寬度。

3、按照權利要求1所述的半導體器件進一步包括：

在上述半導體襯底（21）的背面，鄰近于上述第一高摻雜雜質區27的附近，形成一層第一電導類型的第二高摻雜雜質區（28），并且其厚度比上述第一高摻雜雜質區（27）的厚度薄。

4、按照權利要求1所述的半導體器件，進一步包括：

在上述第一雜質區（22）的范圍內形成一層上述第一電導類型的第二雜質區（23）。

5、按照權利要求4所述的半導體器件，其中所述第一雜質區（12）是晶體管的基區，所述第一高摻雜雜質區（16）是所述晶體管的集電區，所述第二雜質區（23）是所述晶體管的發射區。