[其他]計算機存貯器管理系統

無效

• 申請號: 85109307
• 申請日: 1985-12-26
• 公開（公告）號: CN85109307A
• 公開（公告）日: 1986-11-26
• 發明（設計）人: 博萊斯拉夫·西科拉
• 申請（專利權）人: 米特爾公司
• 主分類號: G06F9/06
• 分類號: G06F9/06
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波

1、一個用于連接第一個存貯模塊1和第二個存貯模塊2的計算機存貯管理系統包括一個用于產生地址和控制信號的主控制器5，以及連接在該主控制器和第一個，第二個存貯模塊1和模塊2上的相應的可編程邏輯電路6A和6B，每一個存貯模塊有一組存貯體B₀，B₁，……B_n，每個存貯模塊可預先確定這些存貯體中有哪幾個連接了一個或多個存貯電路，

本計算機管理系統的特征在于，上述的主控制器5檢測存貯電路的存在，此電路連接上述的第一個存貯模塊1的預先確定的存貯體B₀，B₁，B₂，……B_n并產生上述的第一個和第二個控制信號以作為響應，上述的可編程邏輯電路6A和6B分別接收到對應的第一個和第二個控制信號和上述產生的地址信號中預先確定的那些信號，并作為響應產生啟動信號來觸發啟動上述第一個模塊1和第二個模塊2的預先確定的存貯體B₀，B₁，B₂，……B_n，使得當尋址該模塊時，連接在上述第一個和第二個存貯模塊上的存貯電路數量上的變化可自動補償。

2、根據權利要求1所確定的計算機存貯管理系統，其特征在于加入用于周期地產生刷新信號的刷新控制電路21，22，23和24。

3、根據權利要求2所確定的計算機存貯管理系統，其特征在于，上述的可編程邏輯電路6A和6B中的任何一個都是一個可編程陣列邏輯電路9。

4、根據權利要求3所確定的計算機存貯管理系統，其特征在于，一級和二級的行和列編碼電路的附加性能，每一編碼電路包括：

（a）一個連接在上述主控制器5的反相器45，用來接收從主控制器來的存貯器選擇控制信號;

（b）一個連接在上述反相器45上的延遲電路46用于延遲收到的存貯器選擇控制信號;

（c）第一與非門組11-15的輸入端連接在上述的刷新控制電路和上述可編程陣列邏輯電路9的一個對應的預先確定的輸出端;

（d）一組非門16-20的輸入端連接在上述可編程陣列邏輯電路9的一個對應的輸出端，用來接收和反相上述的啟動信號;

（e）第二與非門組25-29的第一輸入端組連接在上述第一與非門組11-15的輸出端，第二輸入端組與上述的反相器45連接，用來產生行選擇信號以響應接收上述的存貯器選擇信號和生成刷新或啟動信號。

（f）第三與非門組30-34的第一輸入端組與上述的非門組16-20的輸出端相連接，第二輸入端組與上述延遲電路46的輸出相連接，用來產生列選擇信號，以響應接收延遲的上述存貯器選擇信號和反相的啟動信號，借助于這些行、列選擇信號的產生，可啟動上述存貯體中對應的行和列。

5、根據權利要求1、2、3或4所確定的計算機存貯器管理系統其特征在于，上述的可編程邏輯電路6A和6B都是一個可編程邏輯陣列。

6、一種用于一個或多個存貯器模塊的一種計算機存貯器管理方法，該存貯器模塊有一組存貯體B₀，B₁，B₂，……Bn，預先確定這些存貯體中的哪幾個有一個或多個存貯電路與其連接，該管理方法的特征在于下列步驟：

（a）產生地址信號和控制信號;

（b）接收上述的第一組信號用響應存貯體的信號來檢測是否存在連接在預先確定存貯體的存貯電路;

（c）接收上述的第二組信號并鄰接啟動相應的那些預先確定存貯體，以響應接收的第二組信號以及檢測上述存貯電路，因此，連接在存貯模塊上的存貯電路數目的變化，在對上述模塊尋址時被自動補償。

7、根據權利要求6所確定的方法中，其特征在于，對檢測存貯電路存在的步驟可進而由下述幾步驟組成：

（a）產生一個或多個數據信號存貯在上述的存貯體里;

（b）從上述預先確定的存貯體中檢索存貯的數據信號，從上述的其它存貯體中檢索缺席信號，從而進一步產生用于表明上述被檢測的存貯電路存在的控制信號。

8、根據權利要求6所確定的適用于主存貯模塊1和擴展存貯模塊2的一種計算機存貯管理方法，每個存貯模塊都有一組存貯體，并預先確定這組存貯體中的哪幾個連接有一個或多個存貯電路，該管理方法的特征在于進而具有下列步驟：

（a）產生第一個地址信號加給連接在上述主存貯模塊1上的第一可編程邏輯電路6A，并作為響應依次啟動主存貯模塊1的存貯體B₀，B₁，B₂，……Bn;

（b）檢測上述主存貯模塊1的被啟動的存貯體中，那些預先確定的存貯體上是否連接有存貯電路;

（c）生成和存貯第一和第二個控制信號，表示存貯電路連接在上述主存貯模塊1中預先確定的存貯體上;

（d）把上述的第一個控制信號加給第一可編程邏輯電路6A;

（e）把上述的第二控制信號加給連接在該擴展存貯模塊2上的第二個可編程邏輯電路6B;

（f）進一步產生地址信號加給上述的第一個和第二個可編程邏輯電路6A和6B，并鄰接地啟動上述主存貯模塊1和擴展存貯模塊2中那些預先確定的存貯體以作為響應，因此，連接在上述主和擴展存貯模塊上的存貯電路的數目變化在對這些模塊尋址時自動補償。