[其他]動(dòng)態(tài)存儲(chǔ)器刷新和奇偶校驗(yàn)電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 86100445
• 申請(qǐng)日: 1986-02-14
• 公開(kāi)（公告）號(hào): CN86100445A
• 公開(kāi)（公告）日: 1987-02-11
• 發(fā)明（設(shè)計(jì)）人: 約翰·羅伯特·拉姆齊;茲比格紐·博爾斯勞·斯蒂納
• 申請(qǐng)（專利權(quán)）人: 米特爾公司
• 主分類號(hào): G06F11/00
• 分類號(hào): G06F11/00
• 代理公司: 中國(guó)專利代理有限公司
• 代理人: 匡少波

本發(fā)明一般來(lái)說(shuō)涉及計(jì)算機(jī)存儲(chǔ)電路，詳細(xì)來(lái)說(shuō)涉及一種用于刷新檢查和改正存儲(chǔ)在動(dòng)態(tài)存儲(chǔ)器的數(shù)據(jù)信號(hào)的電路。

隨機(jī)存取存儲(chǔ)器（RAMS）由許多存儲(chǔ)單元組成，其中特別包括雙極型TTL或MOS晶體管。包括TTL晶體管的存儲(chǔ)單元靜態(tài)工作，以致儲(chǔ)存其中的數(shù)據(jù)信號(hào)不會(huì)丟失，（若晶體管不斷有電源提供）。另一方面，由許多MOS晶體管實(shí)現(xiàn)的存儲(chǔ)單元?jiǎng)討B(tài)工作，由這樣的動(dòng)態(tài)存儲(chǔ)單元構(gòu)成的隨機(jī)存儲(chǔ)器通常稱為動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAMs。數(shù)據(jù)信號(hào)存儲(chǔ)在MOS晶體管的門(mén)極和源極之間的寄生電容上。邏輯高電平信號(hào)的特征為電容上的預(yù)定充電量。如果在預(yù)定的時(shí)間內(nèi)，存儲(chǔ)的數(shù)據(jù)信號(hào)仍未被存取（即通過(guò)微處理器來(lái)讀出），則由于漏電的原因，電容上的電量減少，以致高電平信號(hào)變成和低電平信號(hào)差不多，結(jié)果丟掉了數(shù)據(jù)。

目前，已經(jīng)有了一種電路，用于在電容電量減少到臨限點(diǎn)以前，刷新存儲(chǔ)的數(shù)據(jù)信號(hào)。這種先有技術(shù)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM刷新電路一般由NMOS元件構(gòu)成，包括地址發(fā)生器和內(nèi)部計(jì)算器等，并且對(duì)動(dòng)態(tài)隨機(jī)存儲(chǔ)器中的每一個(gè)存儲(chǔ)單元，在每2毫秒中，產(chǎn)生一個(gè)接近1微秒的刷新脈沖。

上述NMOS元件，被認(rèn)為操作緩慢并且價(jià)錢昂貴，因此先有技術(shù)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM刷新電路一般特別復(fù)雜，體積也大，占據(jù)相當(dāng)?shù)碾娐钒鍏^(qū)域。

除了用專門(mén)的刷新電路外，可將先有技術(shù)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM的刷新技術(shù)設(shè)計(jì)：大約每隔2毫秒中斷微處理器一次來(lái)執(zhí)行一刷新子程序，以讀出128個(gè)連續(xù)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM的存儲(chǔ)單元。這種技術(shù)的明顯缺點(diǎn)，是微處機(jī)需大量時(shí)間來(lái)刷新動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM的存儲(chǔ)單元，而這些時(shí)間是可以用來(lái)執(zhí)行優(yōu)先度更高的功能。

為了確保數(shù)據(jù)的完整性，要經(jīng)常檢查微處理機(jī)讀出的數(shù)據(jù)信號(hào)（即：從DRAM讀出的），看看是否有奇偶錯(cuò)誤，這些錯(cuò)誤是由于前述漏電流產(chǎn)生的數(shù)據(jù)丟失造成的。

先有技術(shù)檢測(cè)和校正電路是眾所周知的。可是，這種先有技術(shù)的檢測(cè)電路成本太高，這些電路占據(jù)了大量的電路板區(qū)域，并且一般獨(dú)立于上述刷新電路操作，例如，為了刷新動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM的內(nèi)容（獨(dú)立于其微處理器讀出數(shù)據(jù)），刷新電路通常連續(xù)地并周期地操作，而奇偶錯(cuò)誤檢測(cè)和校正電路，一般只有在處理機(jī)從存儲(chǔ)器讀出數(shù)據(jù)時(shí)才工作。

按照先有技術(shù)，在每一個(gè)微處理機(jī)存儲(chǔ)器讀指令執(zhí)行之后，為了執(zhí)行數(shù)據(jù)的奇偶檢測(cè)，需要一個(gè)完整的微處理機(jī)總線周期。如果檢測(cè)到奇偶錯(cuò)誤，則執(zhí)行系統(tǒng)復(fù)位，從而由于存儲(chǔ)在微處理機(jī)的累加器或內(nèi)部寄存器中的數(shù)據(jù)的丟失，導(dǎo)致了嚴(yán)重的系統(tǒng)故障，并且，如果此時(shí)微處理機(jī)正在控制專用自動(dòng)交換機(jī)PABX上的互相通訊，或其它通訊系統(tǒng)，則會(huì)失去聯(lián)系。

本發(fā)明利用一個(gè)直接存儲(chǔ)器存取控制器DMAC，通過(guò)執(zhí)行存儲(chǔ)到「不存在的」的外圍設(shè)備的數(shù)據(jù)傳送，來(lái)刷新動(dòng)態(tài)隨機(jī)存儲(chǔ)器存儲(chǔ)單元。直接存儲(chǔ)器存取控制器，最好被編程來(lái)周期性地從微處理機(jī)獲得對(duì)數(shù)據(jù)和地址總線的控制，從動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM中的一個(gè)單元讀出數(shù)據(jù)并且將該數(shù)據(jù)據(jù)存入一個(gè)“不存在的”外圍設(shè)備上。（即，某個(gè)外圍設(shè)備地址，且該地址上沒(méi)有相應(yīng)的外圍設(shè)備）。因此，DRAM存儲(chǔ)單元相應(yīng)的存儲(chǔ)單元，由于被直接存儲(chǔ)器存取控制器DMAC讀出而被刷新。

由于采用了第一個(gè)提到先有技術(shù)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM刷新電路，本發(fā)明獨(dú)立于微處理機(jī)的讀DRAM操作而刷新動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM，因此克服了后來(lái)提到的先有技術(shù)中的刷新技術(shù)需要占據(jù)大量微處理機(jī)時(shí)間的缺點(diǎn)。可是，和第一個(gè)提到的先有技術(shù)電路不同的地方，在于本發(fā)明的直接存儲(chǔ)器存取控制器DMAC是一種成本不太高要求很少附加電路的半導(dǎo)體芯片，并能高速操作。

同時(shí)根據(jù)本發(fā)明，由DMAC讀出而出現(xiàn)數(shù)據(jù)總線上的數(shù)據(jù)信號(hào)，被送到一奇偶校驗(yàn)電路。如果檢測(cè)出奇偶錯(cuò)誤，則產(chǎn)生信號(hào)中斷微處理機(jī)，讓它執(zhí)行一恢復(fù)程序來(lái)將錯(cuò)誤數(shù)據(jù)信號(hào)恢復(fù)到正確形式。例如，可以通過(guò)從軟盤(pán)上（向下）裝入或其它手段來(lái)實(shí)現(xiàn)。

由于在動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM刷新期間而同時(shí)執(zhí)行了奇偶校驗(yàn)和數(shù)據(jù)恢復(fù)，和先有技術(shù)中只在微處理機(jī)讀指令期間檢驗(yàn)錯(cuò)誤的程序相反，奇偶錯(cuò)誤的校驗(yàn)和糾正是先于微處理機(jī)讀數(shù)據(jù)信號(hào)。因此，比起先有技術(shù)的奇偶校驗(yàn)和糾正電路來(lái)說(shuō)，系統(tǒng)復(fù)位發(fā)生的頻率是大大減少了。

本發(fā)明的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM的刷新和奇偶校驗(yàn)電路，滿足了當(dāng)今微型計(jì)算機(jī)元件的高速，低成本，和占據(jù)較小的電路板空間的要求。事實(shí)上，先有技術(shù)的NMOS????DRAM刷新電路大約利用了微處理機(jī)總線周期的25%，而本發(fā)明成功的實(shí)施例只利用了總線周期的6.4%。