[其他]譯碼電路

無效

• 申請?zhí)枺?/td>: 86102311
• 申請日: 1986-04-03
• 公開（公告）號: CN1003761B
• 公開（公告）日: 1989-03-29
• 發(fā)明（設計）人: 柳下橫生
• 申請（專利權(quán)）人: 沖電氣工業(yè)株式會社
• 代理公司: 中國專利代理有限公司
• 代理人: 葉凱東

本發(fā)明是關(guān)于將被編碼了的圖象接收，從該圖象信號中檢出附加于各頁、各掃描線上的同步信號，對圖象信息進行譯碼的譯碼電路。本發(fā)明具有所定段數(shù)的第１移位寄存器，接續(xù)于所說第１移位寄存器之最下段的輸出，而有與附加于圖象信號之前的同步信號的位數(shù)相對應的段數(shù)的第２移位寄存器，以及被接續(xù)于上述第１移位寄存器的各段輸出及上述第２移位寄存器的各段輸出的邏輯電路。根據(jù)本發(fā)明的譯碼電路，可以在短時間內(nèi)正確地捕捉同步信號。

本發(fā)明是關(guān)于傳真裝置等中的圖象信號的譯碼電路，更詳細地說是關(guān)于含有將已編碼的圖象信號接收、譯碼時，檢出掃描線同步信號（以下稱作EOL信號），以形成供譯碼處理的信號的電路的譯碼電路。

一直以來，在傳真裝置，電子檔案等的裝置中使用著微處理器，通過存儲于存儲器中的程序，進行圖象信號的編碼、譯碼的處理。作為這樣的裝置，例如有在社團法人電子通信學會的電子通信學會技術(shù)研究報告《多點監(jiān)視控制用LSI（大規(guī)模集成）化處理器》，SSD20，No.52，1980年10月28日，頁1～8，以及沖電氣研究開發(fā)《傳真用通常LSI的開發(fā)》第114號，Vol.48，No.2，1981年，頁31～33所公開的例子。

根據(jù)在這種裝置中所使用的程序的處理，是指基于CCITT（國際電報電話咨詢委員會）建議T4的圖象黑白信號的編碼和譯碼。

在上述原來的裝置中的譯碼，是將圖象信號的EOL信號接收，而將EOL信號之后的圖象信息譯碼，變換為圖象掃描信號。這里的EOL信號是被附加于頁的最初的掃描線的信息之前及掃描線的信息之后，成為12位的“000000000001”形式的信號。被接收的編碼方式的確認，是通過在圖象信號收信之前，預定于傳真裝置中的通信控制程序來進行的。在程序處理中，以受信圖象信號為基礎，對每一象素檢出黑、白信號，通過將EOL信號、圖象信息讀出，進行譯碼操作。

可是，在上述現(xiàn)有技術(shù)的裝置中，由于是通過微處理器的程序處理來進行圖象信號的編碼及譯碼，在這處理上很費時。在連續(xù)多頁的圖象的收信中，在換頁的地方，接收由6個連續(xù)的EOL信號組成的返回控制信號（以下稱做RTC信號），以便與其他信號區(qū)別。通常，收集方面在認識到這6個EOL信號之中的3～4個就作為一頁的完結(jié)。這時，對EOL信號（12位或13位）每次進行計數(shù)，區(qū)別EOL以后的圖象信息進行處理的程序邏輯變得非常復雜。

因此，本發(fā)明的目的是為了解決上述現(xiàn)有技術(shù)的問題點，提供避開區(qū)別EOL信號與其后的圖象信息的復雜的邏輯，以簡單的電路結(jié)構(gòu)來實現(xiàn)譯碼的譯碼電路。更進一步，本發(fā)明提供比采用LSI化技術(shù)的專用邏輯電路更經(jīng)濟的譯碼電路。

本發(fā)明是關(guān)于接收已被編碼的圖象信號，從該圖象信號檢出附加于各項，各掃描線上的同步信號，把圖象信息譯碼的譯碼電路。為了解決上述現(xiàn)有技術(shù)的問題點，本發(fā)明由具有一定段數(shù)的第1移位寄存器，具有對應于被連接于該第1移位寄存器的最下段輸出，而被附加于圖象信息之前的同步信號的位數(shù)的段數(shù)的第2移位寄存器，以及被接于上述第1移位寄存器的各段輸出與上述第2移位寄存器的各段輸出的邏輯電路而構(gòu)成。第1移位寄存器例如由8位的移位寄存器構(gòu)成，而第2移位寄存器例如由12位或13位的移位寄存器構(gòu)成。這是基于根據(jù)規(guī)格，所接收的同步信號（EOL信號）是EOL（“000000000001”）、EOL+1（“0000000000011”）、EOL+0（“0000000000010”）以及EOL之后的8位內(nèi)一定存在邏輯電平“1”的信號的這一事實而構(gòu)成的。

附加于圖象信息之前的同步信號及其后的圖象信息被串行地順次寄存于第1及第2寄存器中。邏輯電路根據(jù)第1寄存器及第2寄存器的各段的輸出，通過檢出同步信號及圖象信息中的1位以上的邏輯“1”的信號，將位于圖象信息之前的同步信號進行邏輯輸出。因此，能在短時間內(nèi)正確地捕捉同步信號，解決了上述現(xiàn)有技術(shù)的問題點。

圖1是表示本發(fā)明的實施例的譯碼電路的方塊圖。圖中，1是圖象信號的輸入端，11是EOL檢測電路，12是接收信息譯碼電路、13是譯碼前處理電路，14是FIFO（先進先出）存儲器，15是譯碼后處理電路，16是行存儲器A，17是行存儲器B。