[其他]編碼電路

無效

• 申請?zhí)枺?/td>: 86102403
• 申請日: 1986-04-05
• 公開（公告）號: CN86102403B
• 公開（公告）日: 1988-10-12
• 發(fā)明（設計）人: 加加美直人
• 申請（專利權）人: 沖電氣工業(yè)株式會社
• 代理公司: 中國專利代理有限公司
• 代理人: 葉凱東

本發(fā)明關系到將雙值圖象信號譯成代碼的編碼器，本發(fā)明具備：在編碼行上及參考行上把象素值發(fā)生變化的位置檢測的變化點檢測裝置，根據(jù)從該變化點檢測裝置來的輸出把通路模式、水平模式、垂直模式等進行模式編成的編成裝置、垂直模式時對編碼行與參考行上的最初變化象素的相對距離作出計數(shù)的垂直模式計數(shù)器、在一行終端的編碼處理時對垂直模式計數(shù)器的值進行修正的加法裝置以及把上述模式編成裝置的輸出和上述加法裝置的輸出加以復合輸出的復合電路。

本發(fā)明是關于夠高速地將傳真通訊裝置，電子外存儲器等的圖象信號譯成代碼的圖象信號編碼電路。

以往為達到傳真通訊的高速化，或向電子外存儲器有效地存儲數(shù)據(jù)、資料等目的，可依照編碼將掃描原稿得到的圖象、文字信息加以壓縮來進行傳送或存儲。在這樣圖象信號的編碼中比如說有CCITT（國際電報電話咨詢委員會）3組有關傳真通訊裝置編碼的建議T4中所規(guī)定那樣的MR[（Modified Read）改讀]方式，作為實現(xiàn)這種方式的方法多采用使用微處理器的程序系統(tǒng)＊維編碼。

進行這樣的程序系統(tǒng)＊維編碼的傳統(tǒng)裝置構成的框圖示于圖6。如圖所示，這個程序系統(tǒng)＊維編碼裝置由讀數(shù)回路21、變化點檢測回路22、變化點位置計數(shù)器23，圖象信號緩沖存儲器24、微處理器（MPU）25、編碼ROM（只讀存儲器）板26，代碼緩沖存儲器27以及P/S（并-串行）變換回路28構成。以下敘述其動作過程，順序掃描原圖象得到的信號被讀數(shù)回路21依次采樣變換成黑白的雙值信號，作為串行圖象信號被送到變化點檢測回路22。在變化點檢測回路22檢測由白象素到黑象素或由黑象素到白象素的變化點。另一方面變化點位置計數(shù)器23對這個變化點位置的絕對值計數(shù)。這＊計數(shù)值作為絕對地址被記憶在圖象信號緩沖存儲器24中。微處理器（MPU）25從圖象信號緩沖存儲器24讀出即時編碼行及前一行的參考行的信息，以參考行為基準演算處理編碼行，這個處理結果作為編碼ROM板26的地址而給出，由此得到MR代碼。得到的MR代碼通過代碼緩沖存儲器27用P/S回路28從并行數(shù)據(jù)變換成串行數(shù)據(jù)，而后送到接收側。

但是上述構成的傳統(tǒng)裝置，存在有下述問題：由于利用微處理器進行演算處理，編碼需花費時間，所以很難適用于要求更高速性的CCITT4組傳真通訊裝置中。

從而，本發(fā)明是以解決傳統(tǒng)技術編碼時需花費時間的問題，提供能進行高速編碼，對CCITT4組傳真裝置也能適用的圖象信號編碼電路為目的。

本發(fā)明是為了解決上述的傳統(tǒng)技術存在的問題，提供一種用二維編碼方法將雙值圖象信號譯成代碼的編碼電路，它包括：變化點檢測裝置、模式編成裝置、垂直模式計數(shù)器、加法裝置以及復合回路，并由這些單元所構成。

變化點檢測裝置檢測處于編碼行上以及緊連著它的上行參考行上的象素值變化的位置。模式編成裝置根據(jù)從變化點檢測裝置來的輸出，編成含有通路模式、水平模式、垂直模式的各種模式。

垂直模式時，垂直模式計數(shù)器用象素單位，計數(shù)編碼行上位于起點變化象素右側的最初變化象素，與位于該起點變化象素右側同該起點變化象素持有不同值的參考行上最初變化象素之間的相對距離（實施例中為a₁b₁間的相對距離）。

加法裝置接于垂直模式計數(shù)器輸出端，在一行終端的編碼處理時，于垂直模式計數(shù)器的計數(shù)值里相加上修正值且輸出之。

復合回路，復合并輸出模式編成裝置的輸出和加法裝置的輸出。