[其他]減少雙極器件的管道漏電和表面漏電的方法

無效

• 申請號: 86102476
• 申請日: 1986-04-10
• 公開（公告）號: CN86102476B
• 公開（公告）日: 1988-03-23
• 發明（設計）人: 潘姬;趙洪林;殷淑華
• 申請（專利權）人: 天津大學
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L21/322;H01L29/32
• 代理公司: 天津大學專利代理事務所
• 代理人: 劉志剛,王國欣

本發明與半導體器件的制造方法有關。

本發明作出之前，用常規半導體工藝制造半導體雙極器件，由于硅單晶中的雜質和缺陷往往引起管道漏電和表面漏電，從而嚴重影響器件的性能，降低了成品率。一般用來制造集成電路或半導體器件的硅單晶片的厚度約300-400μm，而實際器件所在的區域，即有源區卻只深入晶片正面10μm左右的深度，所以，為了把晶片中的有害雜質吸向晶片背面，使之離開有源區，可以在制備器件之前或工藝過程中用離子注入吸雜技術將高能粒子轟擊晶片背面，造成嚴重損傷層，然后進行適當方式的退火，以此達到減少P-n結漏電的目的。

美國專利4069068，則把吸雜技術從晶片背面轉移到晶片正面，在完成基區擴散后淀積一層SiO₂層和一層Si₃N₄層，刻去發射區接觸窗口和基區接觸窗口的Si₃N₄層后，從窗口處注入非摻雜劑如氬離子，在基區表面附近和發射區表面附近形成吸雜缺陷，并且發射區內的吸雜缺陷轉變為電無害的小位錯環。采用這種方法制造雙極器件能在一定程度上減少管道數量，達到減少管道漏電的目的。但是，由于將吸雜缺陷引進了發射區的整個表面附近，有相當數量的吸雜缺陷靠近eb結，反而增大了eb結的表面漏電，從而嚴重影響器件的性能，降低了成品率。而且，該方法采用了高溫沉積Sio₂層和Si₃N₄層的工藝，使整個制造工藝復雜化。

本發明的目的是克服上述缺點，提供一種簡便易行的減少半導體雙極器件的管道漏電和表面漏電的方法。

本發明的要點是利用離子注入吸雜技術在雙極器件的基區表面附近的局部區域內和發射區表面附近的局部區域內形成遠離eb結的吸雜缺陷從而減少管道漏電和表面漏電的方法。

現在結合附圖對本發明進行詳細說明。

附圖1、附圖2、附圖3和附圖4是按照本發明所提供的方法制備半導體雙極器件的工藝流程示意圖。

附圖1表明，先在n⁺型襯底1上形成的N型外延層（即收集區）2上，經一次氧化形成一層Sio₂層4，刻出基區窗口后進行基區擴散形成基區3，然后在基區擴散中形成的Sio₂層5上刻出小基區窗口7（即在基區的局部區域刻出的窗口），刻出的小基區窗口7處要保留一薄層SiO₂層，其余部位保留光刻膠6。

附圖2和附圖3表明，經高能粒子如氬離子注入8，在基區3表面附近的局部區域內及基區3內隨后要成為發射區11的區域表面附近的局部區域內形成吸雜缺陷9，除去光刻膠6，經氧化形成Sio₂層10并刻出發射區窗口后，引入相應的雜質經擴散形成發射區11。

附圖4表明，在發射區擴散中形成的Sio₂層12上刻出引線孔，經蒸A1形成發射極13和基極14。

從附圖3可以明顯看出，高能粒子如氬離子注入8所形成的吸雜缺陷9既處于基區3和發射區11的表面附近，又遠離eb結15，這不僅切斷了eb結漏電通道，而且阻止了c-e間管道的形成。

應用了本發明提供的方法的實施例表明，雙極器件中50%以上的器件的漏電流小于1×10^-4μA，采用常規半導體工藝制造的半導體雙極器件中33%的器件的漏電流在4～5×10^-4μA，漏電流在1×10^-4μA的只占2～3%。這充分說明采用本發明所提供的方法制造半導體雙極器件能有效地減少表面漏電流和管道漏電流，從而改善器件的性能，提高成品率。這是本發明的第一個優點。本發明的第二個優點是，工藝簡便，省去了美國的專利4069068的高溫沉積SiO₂和Ni₃H₄的工藝。有利于降低成本。因而，本發明所提供的方法優于已為人知的半導體雙極器件的制造方法。