[其他]“晶體管-晶體管邏輯到互補型金屬-氧化物-半導體”的輸入緩沖器

無效

• 申請號: 86103513
• 申請日: 1986-05-24
• 公開（公告）號: CN86103513A
• 公開（公告）日: 1987-02-18
• 發明（設計）人: 霍瓦德·克雷頓·基施
• 申請（專利權）人: 美國電話電報公司
• 主分類號: H03K17/60
• 分類號: H03K17/60
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 陸麗英

本發明涉及一種用于防止電流流過的“TTL（晶體管-晶體管邏輯）到CMOS”（互補型金屬-氧化物-半導體）的輸入緩沖器。

對于很多應用來說，人們希望提供一種電路，該電路能實現晶體管-晶體管邏輯（TTL）的電平和互補型金屬氧化物半導體（CMOS）的邏輯電平間的接口。具體地說，TTL邏輯電平標稱值是+2.4V為邏輯“1”，0.4V為邏輯“0”，而相應的CMOS電平標稱值是+5.0V和0.0V。這種普通的接口電路-在技術上也稱之為“輸入緩沖電路”-包括一個p溝道MOS（金屬-氧化物-半導體）晶體管和一個n溝道MOS晶體管，它們串聯在正電源VDD（通常為5V）和地之間。這兩個器件的柵極連在一起，對TTL的輸入信號起作用。這兩個晶體管的漏極也連在一起，提供CMOS輸出信號。在理想情況下，這對晶體管中的一個總是“截止”的，防止任何電流從VDD經過這對晶體管流到地。但是，實際上并非是如此，具體地說，TTL輸入電平2.4V為邏輯“1”，而當邏輯“0”的輸入電平稍大于0.4V，例如為0.8V時，就會出問題。此時兩個晶體管可能都“導通”，電流將經過這對晶體管流到地。

第4，471，242號美國專利中提出了一種解決方法。按照這種方法，由于引入一個與TTL輸入信號邏輯“1”的最低電平相匹配的基準電壓，因此抵消了流過器件的電流。此基準電壓作為p溝道晶體管電源電壓加壓在VDD處，于是當其柵極電壓處于TTL輸入信號邏輯“1”的最低電平時，阻止了p溝道晶體管轉為“導通”。但是，這種方法有一個問題，那就是由于減小了p溝道晶體管電源電壓，而使緩沖器電路的工作范圍受到了限制。由于降低了使晶體管工作的所需電壓，從而該器件的工作速度就會減慢。這在很多應用情況中都是不能容許的。

另一種解決方法是可以改變p溝道和n溝道晶體管的實際尺寸，來阻止靜態電流的流通。然而，這種解決方法是不切實際的，因為這需要附加屏蔽層，這又要增加處理的時間。另外，用這種方法精確地控制器件尺寸以使器件給出一致的所需門限電壓是很困難的。

因此，在先有技術中遺留下的問題是：需要一種無靜態電流流過的、不需附加處理過程的、能在整個0-5V的CMOS電源電平工作的“TTL到CMOS”的輸入緩沖器。

這里提出一種“TTL到CMOS”的輸入緩沖器，它采用了一個突變檢測器和一對附加的MOS器件以便在TTL輸入信號的邏輯“1”比較低電平時，阻止靜態電流流過。

圖1示出一種先有技術、簡單的CMOS反相器，它可以用來將TTL邏輯電平的輸入信號轉變為CMOS邏輯電平的輸出信號;

圖2是圖1所示器件的電壓傳輸函數以及靜態電流圖;

圖3示出一種按照本發明，無靜態電流流過的典型的“TTL到CMOS”的輸入緩沖器。

圖1示出了一種先有技術的CMOS輸入緩沖器10。輸入緩沖器10包括一個p溝道MOS晶體管12和一個n溝道MOS晶體管14，它們串接在正電源（用VDD表示）和負電源（通常是地）之間。晶體管12和14的柵極連接在一起，接收輸入信號V_in，即TTL邏輯輸入信號。同樣，晶體管12和14的漏極也連接在一起，給出CMOS邏輯輸出信號，此處用V_out表示。如圖1所示，TTL邏輯“0”到邏輯“1”的突變涉及到電壓從0.4V左右到2.4V左右的突變。在工作中，當輸入信號是邏輯“0”時，p溝道晶體管12“導通”，而n溝道晶體管14“截止”。因此，結點0處的電壓接近為正電源電壓VDD，這里VDD是典型電壓5V。當TTL輸入信號是邏輯“1”時，晶體管12不“導通”，晶體管14“導通”，結點0的電壓將降至接近OV（或地電位）。圖2的實線示出了圖1所示電路的傳輸函數曲線（V_out與V_in的函數關系）。當V_in等于OV時，V_out處于其最高電平VDD（5V）。當V_in接近1.6V時，兩晶體管12和14都“導通”，V_out從VDD變為地電位。參照圖2可以看出，這種轉變并非是瞬間的，存在一個預定的電壓區間，在此區間內V_in給兩晶體管提供足夠的柵極電壓，以便超過它們各自的門限電壓。在這樣的區間內，靜態電流i_d（虛線曲線）從VDD經過晶體管12和14流到地。如上所述，在很多應用中必需減小甚至最好消除這個電流。為此，必須確保組成CMOS反相器的兩個晶體管不會在同一時間內導通。