[其他]多處理機通信信道

無效

• 申請?zhí)枺?/td>: 86108432
• 申請日: 1986-12-19
• 公開（公告）號: CN86108432A
• 公開（公告）日: 1987-09-02
• 發(fā)明（設計）人: 巴拉德·約翰·布萊溫斯;威廉姆·加里·庫爾帕;約瑟夫·理查德·馬斯
• 申請（專利權）人: 國際商用機器公司
• 主分類號: G06F13/12
• 分類號: G06F13/12
• 代理公司: 中國國際貿(mào)易促進委員會專利代理部
• 代理人: 欒本生

本發(fā)明是涉及具有互連多處理機的數(shù)據(jù)處理系統(tǒng)的改進，數(shù)據(jù)和控制信息在這些互連處理機之間進行交換。

一種通常的增加系統(tǒng)處理能力的結構是采用多道處理，即加入第二或第三個處理機。這就增加了每秒加到操作任務上的計算機指令的數(shù)目。事實上典型的互連信道是由帶有存貯器到存貯器數(shù)據(jù)傳送裝置的并行總線組成的。通常的數(shù)據(jù)傳送是把一個大的數(shù)據(jù)塊從一個處理機的存貯器傳送到另一個處理機的存貯器。數(shù)據(jù)傳送的速率是關注的主要問題，如果太慢不能充分地獲得多處理的優(yōu)越性;而如果太快，將阻塞上述兩個處理機的有效處理過程，同時將影響那些對時間有依賴性的操作，比如I/O設備和中斷處理等等。

與多處理機系統(tǒng)相連系的一個問題是，系統(tǒng)設計者必須細心地注意傳送速度與處理機之間傳送數(shù)據(jù)塊的大小的平衡，以使從附加的處理機得到最大效益時，在傳送中沒有處理機被封鎖。

在通常的系統(tǒng)結構中，是通過一個公共地址和數(shù)據(jù)總線訪問存貯器子系統(tǒng)。這樣，在處理機之間的所有傳送裝置將直接地減少可用的存貯帶寬，所以從未獲取到在多處理機系統(tǒng)結構中固有的最大潛在好處。任何封鎖和處理能力的減少都會增加中斷等待時間，使之超過希望的或可接受的極限。

圖1中包含了表示在現(xiàn)有技術中常規(guī)的處理機到處理機傳送數(shù)據(jù)流的方框圖。在該例中，表示了帶有從P₁到P₂數(shù)據(jù)流的兩個處理機子系統(tǒng)。略去初始化和傳送結尾工作，可把該數(shù)據(jù)傳送順序進一步分為下面三個操作階段：

1.從處理機P₁的存貯單元讀出數(shù)據(jù)，并把它傳送到P₁的接口網(wǎng)絡的階段。在這個階段中禁止處理機P₁訪問它的系統(tǒng)總線。

2.操作的第二階段是關于在一個處理機到處理機的信道上數(shù)據(jù)的傳送。

3.在操作的第三階段，把該數(shù)據(jù)寫入處理機P₂的存貯單元。在該階段中，禁止處理機P₂訪問它的系統(tǒng)總線。

如果把系統(tǒng)的處理機到處理機的傳送速率設計為最大，則在數(shù)據(jù)塊傳送的所有三個階段中都禁止處理機P₁和P₂二者訪問它們的內(nèi)部總線。封閉P₁和P₂各自的存貯器裝置，于是使得在該數(shù)據(jù)傳送期間處理機P₁和P₂都停止執(zhí)行指令。

我們可以設計該系統(tǒng)，使之把干擾分布在整個期間。可以把通過處理機到處理機接口網(wǎng)絡對存貯器裝置的訪問，與各自系統(tǒng)中的其它動作（比如，取指或直接存貯器存取DMA通信）交叉進行。在這種情況下，處理機P₁和P₂分別只在階段1和3停止。這樣，將以一個減低了的速率繼續(xù)執(zhí)行指令。與前面的例子相比，干擾將發(fā)生在一個比較大的期間，由于兩個動作（執(zhí)行指令和傳送操作）的異步特性使累加或總的干擾增大;而由于在系統(tǒng)內(nèi)部總線上的重復判優(yōu)使其減少。

無論在哪個例子中，對處理機的干擾都是直接與傳送的數(shù)據(jù)量成正比的。

本發(fā)明的目的是互連多處理機的一個有效機構，使得數(shù)據(jù)和控制信息的傳送對同這種操作相聯(lián)系的通常的處理機性能無大的影響。這里所描述的是在一個數(shù)據(jù)處理系統(tǒng)中多處理機互連的交變信道的確定和實現(xiàn)。

本發(fā)明中的信道是建立在視頻隨機存取存貯器（VRAM）的存貯技術之上的。視頻隨機存取存貯器是一種動態(tài)的隨機存取存貯器（RAM），它通過一個串行端口提供對“字”移位寄存器和對芯片的存取。所以視頻隨機存取存貯器提供兩個數(shù)字端口，動態(tài)RAM的常規(guī)隨機存取端口，以及只有視頻RAM才有的串行或順序存取端口。目前可用Texas????Instruments公司的NO，TMS????4161部件作為視頻RAM。在“Supplement????To????MDS????Memory????Date????Book????1984”中，在題目為“Dual????port????Memory????With????High????Speed????Serial????Access”的部分的第5-3到5-10頁上描述了這種Texas????Instrument公司的存貯器。

圖1是表示現(xiàn)有技術的一個多處理機數(shù)據(jù)處理系統(tǒng)的方框圖;

圖2是表示本發(fā)明中采用的視頻RAM子系統(tǒng)的簡圖;

圖3是根據(jù)本發(fā)明的一個多處理機數(shù)據(jù)處理系統(tǒng)的方框圖;

圖4是表示在兩個順序存取視頻RAM部件之間的數(shù)據(jù)傳送的定時圖。