[其他]微處理器芯片上的堆棧式超高速緩沖存儲(chǔ)器

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 87100507
• 申請(qǐng)日: 1987-01-26
• 公開(kāi)（公告）號(hào): CN87100507A
• 公開(kāi)（公告）日: 1987-11-25
• 發(fā)明（設(shè)計(jì)）人: 格倫福德·J·邁爾斯;康拉德·黎;邁克爾·T·艾梅爾;格倫·欣頓;羅伯特·里奇斯
• 申請(qǐng)（專(zhuān)利權(quán)）人: 英特爾公司
• 主分類(lèi)號(hào): G06F15/06
• 分類(lèi)號(hào): G06F15/06
• 代理公司: 中國(guó)專(zhuān)利代理有限公司
• 代理人: 奚漢民,吳秉芬

本發(fā)明涉及數(shù)據(jù)處理系統(tǒng)，更確切地說(shuō)是關(guān)于在執(zhí)行調(diào)用/返回指令期間，用以使對(duì)主存儲(chǔ)器初始訪問(wèn)減至最小的裝置。

超大規(guī)模集成電路工藝及其設(shè)計(jì)技術(shù)的迅速進(jìn)步，已經(jīng)能使微型機(jī)接近超小型計(jì)算機(jī)的性能。由于處理器速度的提高，處理器與片外主存儲(chǔ)器通信量的增加，在性能上導(dǎo)致了阻塞問(wèn)題的發(fā)生。在現(xiàn)有系統(tǒng)中，這種阻塞問(wèn)題是運(yùn)用局部的片內(nèi)存儲(chǔ)器（稱(chēng)為超高速緩沖存儲(chǔ)器）來(lái)貯存頻繁使用的存貯器數(shù)據(jù)而得以減小的。如果處理器所需數(shù)據(jù)貯存在超高速緩沖存儲(chǔ)器內(nèi)，則因?yàn)閿?shù)據(jù)可直接從超高速緩沖存儲(chǔ)器中取出來(lái)，從而可避免訪問(wèn)片外存儲(chǔ)器。如果超高速緩沖存儲(chǔ)器的設(shè)計(jì)能擴(kuò)展到包含某些取出指令，則還可以進(jìn)一步減少存儲(chǔ)器內(nèi)的通信量。例如，如果有關(guān)調(diào)用和返回操作指令的信息能夠局部地在芯片上得到，則無(wú)需訪問(wèn)片外存儲(chǔ)器，就可以執(zhí)行調(diào)用和返回操作指令。存儲(chǔ)器總線通信量的減少，其結(jié)果也會(huì)減少裝入或貯存指令必須等待存儲(chǔ)器總線的可能性。

本發(fā)明的目的在于提供一種裝置，以便使在執(zhí)行調(diào)用/返回指令期間發(fā)生的對(duì)主存儲(chǔ)器的訪問(wèn)減少到最小的程度。

簡(jiǎn)而言之，根據(jù)本發(fā)明，上述目的是通過(guò)在微處理器芯片上提供一種多元全局寄存器來(lái)實(shí)現(xiàn)的。該全局寄存器之一是一個(gè)裝有當(dāng)前幀指示字的幀指示字寄存器。其余全局寄存器則作為通用寄存器供現(xiàn)行處理過(guò)程使用。堆棧幀式超高速緩沖存儲(chǔ)器的結(jié)構(gòu)，包含一個(gè)由多元寄存器組成的寄存器組組合，其中每一個(gè)寄存器組則由一些芯片上的寄存器組成。當(dāng)一個(gè)調(diào)用指令被譯碼時(shí)，寄存器組組合中的一個(gè)寄存器組被分配給所調(diào)用的程序，并且?guī)甘咀旨拇嫫鞅怀跏蓟?而當(dāng)返回指令被譯碼時(shí)，該寄存器組則被釋放，以便供給由后來(lái)的調(diào)用指令所調(diào)用的另一個(gè)程序使用。如果寄存器組組合全部用完，寄存器組中與前一個(gè)程序有關(guān)的寄存內(nèi)容被貯存到主存儲(chǔ)器中，而相應(yīng)的寄存器組被分配給現(xiàn)行的程序。

按照本發(fā)明的目標(biāo)，與程序有關(guān)的寄存器組中的局部寄存器內(nèi)含有包括一個(gè)關(guān)于前一幀的指示字和一個(gè)指令指示字的連接信息，于是，對(duì)片外貯存器無(wú)需任何訪問(wèn)就能執(zhí)行大多數(shù)的調(diào)用和返回操作指令。

本發(fā)明優(yōu)越性在于，當(dāng)子程序邊界交叉時(shí)，以往那些必須做的對(duì)寄存器貯存和恢復(fù)工作可大大減少。

本發(fā)明的優(yōu)越性還在于，由于局部寄存器組被映入堆棧幀中，通常出現(xiàn)在堆棧幀中的連接信息（如關(guān)于前一幀的指示字，所保存的指令指示字）被裝入局部寄存器之內(nèi)。這就意味著，在執(zhí)行大多數(shù)調(diào)用和返回指令時(shí)，不會(huì)引起對(duì)片外存儲(chǔ)器任何訪問(wèn)。

本發(fā)明上述及其它目的、特點(diǎn)、優(yōu)點(diǎn)，從下面如附圖所示的那些本發(fā)明最佳實(shí)施例的更具體描述中，將會(huì)更加明白。

圖1是功能性框圖，用以說(shuō)明本發(fā)明所包括的微處理器的各個(gè)主要單元;

圖2是在圖1所示的系統(tǒng)中執(zhí)行一條指令時(shí)的熱行環(huán)境框圖;

圖3是堆棧幀結(jié)構(gòu)圖，堆棧幀在圖2所示執(zhí)行環(huán)境的現(xiàn)行線地址空間中;

圖4是調(diào)用堆棧結(jié)構(gòu)圖，調(diào)用堆棧結(jié)構(gòu)圖在圖2所示執(zhí)行環(huán)境的現(xiàn)行線性地址空間中;

圖5是微處理器寄存器組在存儲(chǔ)器程序堆棧中的映象說(shuō)明。

參見(jiàn)附圖1，微處理器在邏輯上可以細(xì)分成七個(gè)主要單元：指令取出單元（10），指令譯碼器（12），微指令序列發(fā)生器（14），轉(zhuǎn)換后備緩沖器（18），浮點(diǎn)單元（22），局部總線序列發(fā)生器（20），和整數(shù)執(zhí)行單元（24）。

所有這些單元之間的通信通道包括32位的數(shù)據(jù)總線、29位微指令總線（26）和微指令有效信號(hào)（28）。這指令總線控制各獨(dú)立單元的活動(dòng)且使它們同步。各個(gè)單元簡(jiǎn)要敘述如下。

指令譯碼器（ID）對(duì)指令（宏代碼）進(jìn)行譯碼并控制其執(zhí)行。ID對(duì)指令進(jìn)行譯碼，完成操作數(shù)尋址和取出，處理轉(zhuǎn)移指令（即指令指示字的操作），并且發(fā)出執(zhí)行微指令（對(duì)簡(jiǎn)單指令）或者啟動(dòng)微程序（對(duì)復(fù)雜指令）。

取指令單元（IFU）從存儲(chǔ)器中取、預(yù)取及超高速緩存指令以便供ID使用。IFU還能保持六個(gè)指令指示字，這些指示字可跟蹤那些通過(guò)流水線的指令。IFU超高速緩存最新用到的指令塊，并保持指令譯碼器由指令流來(lái)供給。它還含有指令指示字和操作數(shù)，從而減少I(mǎi)D的邏輯控制。

微指令序列發(fā)生器（MIS）對(duì)微代碼流定序，以便處理芯片初始化，微指令（由于太復(fù)雜而不能直接處理）、以及異常和中斷情況。

MIS中裝有3K的42位微代碼只讀存儲(chǔ)器（ROM）和關(guān)于微代碼流的定序邏輯。MIS實(shí)現(xiàn)的功能包括：取出下一個(gè)微指令，微程序的轉(zhuǎn)移，處理異常情況，維持寄存器堆上的標(biāo)記以及和ID一起，測(cè)試微指令邊界和跟蹤偶然事件。