[其他]單片集成數(shù)模轉(zhuǎn)換器

無效

• 申請?zhí)枺?/td>: 87104990
• 申請日: 1987-07-20
• 公開（公告）號: CN87104990A
• 公開（公告）日: 1988-02-03
• 發(fā)明（設(shè)計）人: 索恩克·梅加爾德;烏爾里奇·休斯
• 申請（專利權(quán)）人: 德國國際電話電報工業(yè)有限公司
• 主分類號: H03M1/06
• 分類號: H03M1/06;H03M1/66
• 代理公司: 中國國際貿(mào)易促進委員會專利代理部
• 代理人: 余剛

1、單片集成數(shù)模轉(zhuǎn)換器(=DKC)包括：

-一組輸入，由一采樣信號控制，以該采樣頻率(fs)的速度接收一多位數(shù)字輸入信號(Ed)。

-一組電流源單元，與上述數(shù)字輸入信號(Ed)的值相對應(yīng)，通過位開關(guān)接到一求和裝置，此求和裝置的輸出(Aa)就是上述DAC的輸出，

-一個時鐘信號，其時鐘頻率(fc)為上述采樣頻率(fs)的倍數(shù)，并且在一個采樣周期內(nèi)，此時鐘信號每次一個地依次轉(zhuǎn)接所有存在的電流源單元，采用的此方式是在該采樣周期內(nèi)，使各電流源單元導(dǎo)通的時間都完全相等，其特征在于：

-上述輸入信號(Ed)加到一個代碼轉(zhuǎn)換器(Cw)的輸入端，由該代碼轉(zhuǎn)換器將輸入信號轉(zhuǎn)換為一種由基本二進制狀態(tài)表示的特殊連續(xù)的數(shù)，其中基本二進制狀態(tài)的總數(shù)與上述輸入信號(Ed)的數(shù)值相等，

-上述代碼轉(zhuǎn)換器(Cw)的輸出端連接到循環(huán)移位寄存器網(wǎng)絡(luò)(Sn)的輸入端。

-每一次通過上述移位寄存器網(wǎng)絡(luò)(Sn)相連接的級使得一個電流源單元位開關(guān)的控制電級導(dǎo)通。

2、如權(quán)利要求1所述的單片集成DAC其特征在于如下：

-上述循環(huán)移位寄存器網(wǎng)絡(luò)（Sn）是反饋式移位寄存器，至少包括m個輸入端，也至少包括m個輸出端，其中m表示上述輸入信號（Ed）的最大可能數(shù)值。

-上述反饋式移位寄存器（Sr）的移位級個數(shù)和時鐘頻率（fc）與采樣頻率（fs）的比值相等，采樣頻率是由分頻器（D）對上述時鐘信號進行頻率劃分后產(chǎn)生的。

3、如權(quán)利要求2所示的單片集成DAC其特征在于：

-上述時鐘頻率（fc）與采樣頻率（fs）的比值與2的某次冪2^N相對應(yīng)，

-上述分頻器（D）是由N個分頻級構(gòu)成的二進制分頻器，

-上述移位寄存器（Sn）包括2^N個移位器級。

4、如權(quán)利要求所示的單片集成DAC其特征在于：

-對二進制N位輸入信號（Ed），上述代碼轉(zhuǎn)換器（Cw′）包括一個二進制N位反向計數(shù)器（Ct），利用上述采樣信號，將反向計數(shù)器設(shè)置為上述輸入信號（Ed）的數(shù)值，通過邏輯電路，以時鐘頻率（fc）向上述移位寄存器（Sr′）的一個串行輸入端（In）發(fā)送時鐘脈沖，直至上述反向計數(shù)器的狀態(tài)為0。

-由上述采樣信號控制的串行發(fā)送到上述移位寄存器（Sr′）輸入端（In′）的這一脈沖序列，隨著上述時鐘信號的到來，以并行方式讀入實際的移位器部分。

5、如權(quán)利要求3所述的單片集成DAC，其特征在于：

-上述代碼轉(zhuǎn)換器由以時鐘頻率（fc）工作的比較器（Km）組成，該比較器具有一個N位減數(shù)輸入端（B）和一個N位被減數(shù)輸入端（A），二進制N位輸入信號（Ed）送入被減數(shù)輸入端（A），

-分頻器包括一個二進制N位計數(shù)器（Ct₁）以時鐘頻率（fc）工作，其計數(shù)器讀數(shù)發(fā)送到比較器（Km）的減數(shù)輸入端（B），并且只要加到被減數(shù)輸入端（A）的輸入信號（Ed）的數(shù)值大于加到減數(shù)輸入端（B）的計數(shù)器讀數(shù)的數(shù)值，比較器的輸出端（Ka）就以時鐘頻率（fc）向移位寄存器（Sr）的串形輸入端（In）發(fā)送脈沖，

-由上述選通輸入端（Ld）的采樣信號進行控制，將發(fā)送到上述串行輸入端（In）的脈沖序列并行讀入到上述移位寄存器（Sr）的實際的2^N級移位部分，

-上述計數(shù)器輸出端（Ct₁）的MSB線的邏輯電平同步地作為采樣頻率為fs＝fc/2^N的采樣信號。