[其他]按預定次序執行兩個指令序列的方法和裝置

無效

• 申請號: 87106765
• 申請日: 1987-10-03
• 公開（公告）號: CN87106765A
• 公開（公告）日: 1988-04-20
• 發明（設計）人: 斯坦·愛德華·約翰遜;拉斯-奧珍·克林
• 申請（專利權）人: 艾利林電話股份有限公司
• 主分類號: G06F9/06
• 分類號: G06F9/06;G06F9/30
• 代理公司: 中國專利代理有限公司
• 代理人: 陳鴻蔭,吳秉芬

本發明涉及一種按預定次序執行兩個指令序列的方法和裝置，所述各執行過程包括選擇各條讀指令，后者每一條都包含其讀地址，以便檢索儲存在主存儲器的多個存儲單元之一中的并通過它們各自的地址就可以訪問的數據信息;以及包括選擇各條寫指令，后者每一條都包含其寫地址和數據信息，以便將該數據信息傳送到一個通過該寫地址就可以訪問的主存儲器的存儲單元中去，而伴隨執行排序為第二的序列一起使用的數據信息并不預先被保證是和伴隨執行排序為第一的序列一起得到的數據信息無關的。

一個平凡的、常用的解決上述信息處理問題的方法在于，直到那個按照上、下文被稱作是第一的序列被執行完畢才開始執行那個按照上、下文被稱作是第二的序列。這個平凡的解決辦法在由單個處理器控制的數據處理系統中是自然而然就會得到的，這樣就使得通過使用對于兩個序列是公用的主存儲器的各存儲單元一次一個地執行所述各序列。

人們已知可通過并行執行所述各指令序列的方法來增加數據處理能力。只要事先保證所述各序列是相互獨立的，就可以借助所謂處理或多道處理，或者也可以借助一個包括至少兩個數據處理單元（其每一個各執行它的指令序列）的單處理器系統來獲得無故障的并行操作。還已知可以依靠一個共用于多個數據處理單元的主存儲器，以及依靠多個獨立的、各與其數據處理單元相關聯并不時相互更新內容的存儲器這樣兩種方法來實現信息處理。

如果擁有的是一些互相影響著的、因而必須按規定次序執行的敏感的指令序列，那么就要使用，例如按照1985年8月15日出版的“計算機設計”（Computer????Design）期刊的76-81頁上，關于“西昆特計算機系統有限公司的白蘭斯8000系統的技術摘要”（“Balance????8000????System????Technical????Summary，Sequent????Computer????Systems，Inc”）的程序設計語言、編譯程序和序列硬件以便對相互獨立的各序列作并行處理，而不讓各敏感的序列作并行處理。

正如在本介紹中已提到的，本發明是關于在使用一個共用于兩個序列的主存儲器的情況下所進行的數據信息處理。在所建議采用的信息處理方式中，兩個序列同時被并行執行而無需注意按所述事先確定的次序開始。然而，為確保該預定次序，必需在先行執行所述第一序列期間不讓由于所選擇的、與所述第二序列相關聯的各條寫指令而獲得的數據信息被傳送到所述主存儲器的各存儲單元中去。借助一個包含有一個輔助存儲器和一些比較電路的中間存儲器單元，所述第二序列對第一序列的依從情況就可得到監控，從而得到所述規定的次序。

由于在執行所述第二序列期間所選擇出來的各條讀指令而獲得的各個地址都被中間存儲在所述輔助存儲器中。在執行所述第一序列期間所選擇出來的每一個寫地址都要同每一個儲存在所述輔助存儲器中的許多讀地址進行比較。只要確定地址不具有相似性，那么在執行所述第二序列期間就不會使用依賴于在執行所述第一序列期間所獲得的數據信息的數據信息。如果在執行所述第二序列期間發生了信息已從主存儲器的一個存儲單元中檢索出來，該信息隨后又由于一項和所述第一序列相關聯的寫操作而被校正，也就是如果所述兩個序列不再是互相獨立的，那么，所述輔助存儲器就被擦除乾凈，所述第二序列的各項指令選擇又再一次開始。于是，在所述第一序列的第一部分已經被執行的那個時刻才發生所述第二序列重新開始執行，因而所述第二序列依賴于所述第一序列的剩余部分的風險會小一些。

根據在執行所述第二序列期間所選擇出來的各條寫指令而獲得的各個寫地址和數據信息也被儲存在所述輔助存儲器中。在執行所述第二序列期間所選擇出來的每一個讀地址都要和被中間儲存在所述輔助存儲器中的許多寫地址的每一個進行比較。這時如果沒有能確定地址有相似性，那么數據信息就會從借助于所述讀地址就可進行訪問的所述主存儲器的存儲單元中檢索出來，可是如果查明地址有相似性，那么分配給所述地址的數據信息就會從所述輔助存儲器中檢索出來。

當執行所述第一序列的過程結束時，被中間儲存在所述輔助存儲器中的所述數據信息就被傳送到所述主存儲器的各個存儲單元中去，后者是可以通過同樣地被中間儲存的、和各個寫地址相關聯的內容進行訪問的。

如果執行所述第二序列至少是和在執行所述第一序列結束時刻所選擇出來的各條指令無關的，那么使用所建議的信息處理方式就會使數據處理能力提高。如果一個被選擇出來的地址，當該地址沒有作為一個寫地址而過早地在執行所述第二序列期間出現時，是作為讀地址而被單獨地中間儲存在所述輔助存儲器中，那么該已經被提高的處理能力還可以進一步提高。