[其他]至少包括一個(gè)雙極平面型晶體管的單塊集成電路的制造方法無效
| 申請(qǐng)?zhí)枺?/td> | 87107362 | 申請(qǐng)日: | 1987-12-11 |
| 公開(公告)號(hào): | CN87107362A | 公開(公告)日: | 1988-06-29 |
| 發(fā)明(設(shè)計(jì))人: | 洛薩·布洛斯弗爾德 | 申請(qǐng)(專利權(quán))人: | 德國ITT工業(yè)有限公司 |
| 主分類號(hào): | H01L21/82 | 分類號(hào): | H01L21/82 |
| 代理公司: | 中國國際貿(mào)易促進(jìn)委員會(huì)專利代理部 | 代理人: | 鄧明 |
| 地址: | 聯(lián)邦德*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 至少 包括 一個(gè) 平面 晶體管 集成電路 制造 方法 | ||
本發(fā)明涉及一種適用于制造微波單塊集成電路的方法,每一塊這樣的集成電路至少包括一個(gè)集成的雙極平面型晶體管,即還可以進(jìn)一步包括象絕緣柵場效應(yīng)晶體管、集成電容或集成電阻這樣的集成元件。但是為了更好地理解本發(fā)明和使說明書簡要,本發(fā)明的方法和先有技術(shù)的討論將只涉及制造至少包括一個(gè)雙極平面型晶體管的單塊集成電路的方法。對(duì)此,這并不應(yīng)認(rèn)為是一種限制,作出這種簡化是由于長期以來已有這樣一種慣例,這就是在公共的半導(dǎo)體晶片上制造很多單塊集成電路,然后把該晶片分割成各個(gè)的電路芯片,最后各自封裝。
這類方法在公開的申請(qǐng)DE-A3243059和DE-A3129539中已有描述。在那里,用摻雜多晶硅層形成帶有它的基極的基極接觸區(qū)和帶有它的發(fā)射極的發(fā)射區(qū),而基極接觸區(qū)和發(fā)射區(qū)以自對(duì)準(zhǔn)的結(jié)構(gòu)彼此靠得很近,采用這種方法,可獲得極低的基極引線電阻和相當(dāng)高的工作速度。此外,這種自對(duì)準(zhǔn)工序還具有在光刻工序中使間距可減少到最低程度的優(yōu)點(diǎn),這樣便能減小雙極平面型晶體管的橫向尺寸。
上述在DE-A3129539中公開的方法,其缺點(diǎn)在于要用到復(fù)雜的外延工序,這便使得產(chǎn)量低。上述在DE-A3243059中公開的方法,其缺點(diǎn)在于,在發(fā)射極和基極之間的覆蓋電容限制了工作速度。
本發(fā)明從EP-A-71665中公開的方法出發(fā),它基本克服了以上缺點(diǎn),并采納了DE-A3129539中的思想,為了減少引線電阻,用表面硅化物層提供多晶硅電極的體電阻,該電極成為互連通路。這也就導(dǎo)致了單塊集成電路工作速度的提高。
然而,上述德國公開的申請(qǐng)不涉及集成電極的形成,在EP-A-71665中公開的方法的一個(gè)實(shí)施例中,用自對(duì)準(zhǔn)技術(shù)形成集電極接觸區(qū)、發(fā)射區(qū)和基極接觸區(qū),但這沒有應(yīng)用到形成與要接觸的區(qū)域接觸的區(qū)。
在上述EP-A-71665公開的制造單塊集成電路的方法中,單塊集成電路至少包括一個(gè)雙極平面型晶體管。該晶體管的集成區(qū)位于晶片形半導(dǎo)體基片的主表面,在場氧化層的窗口范圍內(nèi)在所述表面?zhèn)刃纬杉姌O。為了利用自對(duì)準(zhǔn)技術(shù)形成發(fā)射區(qū)、基區(qū)和集電極接觸區(qū)、發(fā)射極區(qū)域要用一定厚度的掩蔽氧化層部分覆蓋,以使得在比較高能量的離子注入工序中基區(qū)的摻雜物能穿過該氧化層,而在比較低能量的另一離子注入工序中不讓基區(qū)的摻雜物穿過氧化層。
在其中注入掩蔽限定了基區(qū)的離子注入工序后,對(duì)暴露的半導(dǎo)體表面進(jìn)行熱氧化,以形成包圍發(fā)射極區(qū)的氧化條,然后去除氧化掩蔽層部分,最后,將主表面用氧化層復(fù)蓋起來,該氧化層具有抵達(dá)要依靠電極形成接觸的區(qū)域的窗口。象通常的平面型集成電路那樣,通過導(dǎo)體通路與區(qū)域達(dá)到接觸,這些通路被安排在多層熱生長氧化層上和/或在一層淀積的氧化層上,所述通路通過這些絕緣層中的接觸窗口,和接觸區(qū)域或淀積在氧化層上的電極相連接。
為了在絕緣層中形成接觸窗口,必須進(jìn)行與要接觸區(qū)域具有給定的橫向間距的特殊光刻工序,以避免在半導(dǎo)體表面的P-N結(jié)短路。
因此,本發(fā)明要解決的問題提供了一種與上述EP-A-71665中所公開的方法相配合使用的方法,而且使得平面型晶體管的所有區(qū)域的形成與其接觸區(qū)或電極達(dá)到自對(duì)準(zhǔn)。該問題的解決利用了上述EP-A-71665中以下的先有技術(shù)方法:
制造至少包括一個(gè)雙極平面型晶體管的單塊集成電路,所述晶體管的集電區(qū)3位于晶片形半導(dǎo)體基片1的主表面,并在場氧化層2的窗口31內(nèi)的所述表面?zhèn)刃纬杉姌O區(qū),在集電區(qū)內(nèi)形成發(fā)射區(qū)4和基區(qū)5,5″;
發(fā)射極區(qū)6由具有一定厚度的氧化掩蔽層部分71覆蓋,使得在高能量離子注入工藝中基區(qū)5的雜質(zhì)穿過所述氧化掩蔽層,在低能量離子注入工藝中基區(qū)雜質(zhì)不能穿過該氧化掩蔽層;以及
在利用離子注入掩蔽M2進(jìn)行離子注入工藝以定出基極區(qū)之后,對(duì)暴露的半導(dǎo)體表面進(jìn)行熱氧化,以形成圍繞發(fā)射極區(qū)的氧化條21然后再去除氧化掩蔽層部分71。
本發(fā)明問題的解決采用了以下工序步驟:
a)在去除覆蓋發(fā)射極區(qū)6的氧化掩蔽層部分71之后,在半導(dǎo)體基片1的主表面上依次制成至少由一層絕緣頂層10和一層下面的硅化物層9組成的順序?qū)?
b)然后,利用各向異性刻蝕,把氧化條21分成內(nèi)部分15和外部分16,由此形成穿過由頂層10、硅化物層9和可能的多晶硅層8構(gòu)成的順序?qū)拥臏喜?1,并使外基區(qū)部分5′和延伸至所述半導(dǎo)體表面的集電區(qū)3之間的P-N結(jié)部分51暴露,由此,除了發(fā)射極42之外,也定出了集電極電極32′,集電極32′迭放在場氧化層2上;
c)然后,注入基區(qū)5的導(dǎo)電類型的離子,把順序?qū)?、9、10用作掩蔽;
d)然后,淀積絕緣層17,該層覆蓋溝槽11表面和頂層10的剩余部分;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于德國ITT工業(yè)有限公司,未經(jīng)德國ITT工業(yè)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://m.szxzyx.cn/pat/books/87107362/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 至少三個(gè)至少三處操作點(diǎn)共構(gòu)鍵的鍵盤
- 至少部分地生成和/或至少部分地接收至少一個(gè)請(qǐng)求
- 至少部分地由晶片制成并且包括至少一個(gè)復(fù)制的集成電路的至少一個(gè)管芯
- 帶有至少一個(gè)通道和至少兩種液體的設(shè)備
- 包括至少一個(gè)定子和至少兩個(gè)轉(zhuǎn)子的旋轉(zhuǎn)電機(jī)
- 用于生成至少一個(gè)對(duì)象的至少一個(gè)標(biāo)志的方法
- 用于生成至少一個(gè)對(duì)象的至少一個(gè)標(biāo)志的設(shè)備
- 具有至少兩個(gè)腔和至少一個(gè)轉(zhuǎn)移閥的裝置
- 至少兩個(gè)制動(dòng)襯墊和至少一個(gè)彈簧的組件
- 至少五層的光學(xué)裝置





