[其他]數字函數裝置

無效

• 申請號: 87204117
• 申請日: 1987-04-07
• 公開（公告）號: CN87204117U
• 公開（公告）日: 1988-12-07
• 發明（設計）人: 廖日平
• 申請（專利權）人: 廖日平
• 主分類號: G05B23/02
• 分類號: G05B23/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

1、一種采用數字集成電路，具有輸入電路部分或帶有輸出電路部分的數字函數裝置，其特征在于：自變量予處理電路(1)主要由A/D轉換器(IC5)或者計數器、計時器(IC1)或者頻率計構成；自變量予處理電路(1)輸出的二進制碼數據線或者BCD碼數據線或者七段碼的a、b、e、f、g段引出線與半導體存貯器(4)的地址相連接，或者自變量予處理電路(1)輸出的七段碼與地址映射電路(3)的輸入端相連接，地址映射電路(3)的輸出端與半導體存貯器(4)的地址線相連接。地址映射電路有以下兩種情形：

(1)、時間型地址映射電路，是根據邏輯函數：

FO=g1·b1

F1=g1·f1

F2=F0·e1·f1

F3=F1+F2

F4=F3

A0=F0·F4+f2·F3

A1=f1·F4+e2·F3

A2=·F4+a2·F3

A3=(f2+F2)·F1

A4=e2+F3

A5=a2·F4

A6=g3·b3

A7=f3

A8=a3+e3

A9=b4+e3·f3·A6

A10=P

構成的電路；

(2)、十進制型地址映射電路，是根據邏輯函數：

E0=g1+b1

E1=g1+f1

E2=E0+e1+f1

E3=E1·E2

E4=E3

E5=f2+b2

A0=E3+E5+E0+E4

A1=e2+E3+f1+E4

A2=

A3=E1·E2·E5

A4=

A5=E4+g2

A6=a2+b2

A7=g3

A8=f3+b3

A9=e3

A10=a3+b3

構成的電路；

半導體存貯器的讀/寫端連接到讀寫電路(yF4)的輸出端或者(DW3)的輸出端，讀寫電路是由地址更新信號來驅動的主一從式控制電路，有以下兩種情形：

(1)、地址更新信號通過非門(FM6)、或非門(HF1)、電容C4、電阻R71構成的單穩態電路，加到A/D轉換器的啟動輸入端R/H，啟動A/D轉換器進行一次A/D轉換，A/D轉換器輸出數據選通信號端ST接(FM7)輸入端，(FM7)輸出端同時接到與非門(yF4)和(yF5)的一個輸入端，(yF5)的另一個輸入端接高位BCD碼位選信號端W2，(yF5)的輸出端與鎖存器(IC7)的LE端相接，(yF4)的另一個輸入端接低位BCD碼位選信號端W1，(yF4)輸出端和開關K16一端相接，K16的另一端接存儲器(IC6)的R/W端，同時通過一個電阻R72接到+5V電源上；

(2)、地址更新信號加到單移態電路(DW1)輸入端，(DW1)輸出端(B)經過兩級單穩態電路(DW2)和(DW3)、開關K17接到存儲器(IC9)的讀寫輸入端R/W，R/W端還經過電阻R89與+5V電源相接，(DW1)的輸出端(B)還加到與門(yM)的一個輸入端，計數脈沖信號(G)加到計數器(IC11)和(yM)的另一個輸入端，(yM)的輸出端接單穩態電路(DW4)的輸入端，(DW4)的輸出端與鎖存器(IC10)的LE端相連接。