[其他]電荷耦合器件

無效

• 申請(qǐng)?zhí)枺?/td>: 88102547
• 申請(qǐng)日: 1988-04-28
• 公開（公告）號(hào): CN88102547A
• 公開（公告）日: 1988-11-16
• 發(fā)明（設(shè)計(jì)）人: 李安納達(dá)斯·克里蒂恩·馬修斯·吉;爾勞馬斯·芬寧斯;弗里斯·安東尼·史丁霍夫
• 申請(qǐng)（專利權(quán)）人: 菲利浦光燈制造公司
• 主分類號(hào): G11C19/30
• 分類號(hào): G11C19/30
• 代理公司: 中國專利代理有限公司
• 代理人: 吳增勇,肖掬昌

本發(fā)明涉及一種n相一電極/位或脈動(dòng)相位型（ripple????phase????type）可變存貯量的電荷耦合器件，它包括一個(gè)一半導(dǎo)體本體，靠近或在一個(gè)表面有一電荷移動(dòng)通道和一個(gè)位于該表面上的時(shí)鐘電極系統(tǒng)，該時(shí)鐘電極系統(tǒng)可以聯(lián)接到這樣的時(shí)鐘電壓裝置上，通過它使一行n個(gè)連續(xù)電極中，可調(diào)數(shù)量的存有信息并與未存信息的空位置交替的毗連存貯位置可被感應(yīng)。

這種器件特別可從已公布的供公眾查閱的第0099931號(hào)歐洲專利申請(qǐng)中得知。

對(duì)于一個(gè)具有SPS（串行/并行/串行）配置的存貯設(shè)備，本發(fā)明尤其特別重要，但本發(fā)明的重要性不限于此，這種存貯器可以有效地用于例如存貯電視圖象的場(chǎng)合，在此情況下，信息以串行的方式輸入，并且在規(guī)定存貯時(shí)間后，必須仍以串行方式讀出，正如M·J·M·Perlgrom等人在I·E·E·E消費(fèi)者電子學(xué)學(xué)報(bào)1983年8月第CE-29卷第3期242-248頁上“一個(gè)數(shù)字場(chǎng)存貯器電視接收機(jī)”一文中特別敘述的那樣，由于每個(gè)位元只需一個(gè)電極，使其信息密度極高，故CCD存貯器對(duì)這些應(yīng)用和另一些應(yīng)用具有吸引力。與其他存貯器例如隨機(jī)存取存貯器（RAM）相比，就芯片表面而言，這類CCD存貯器相對(duì)地是較小的。

前面提到的歐洲專利第0099931號(hào)申請(qǐng)揭示了一個(gè)具有可變存儲(chǔ)量，即其可存貯的位數(shù)是可調(diào)的CCD存貯器，在前面提到的在所用存貯器必須同時(shí)適用于625線系統(tǒng)和525線系統(tǒng)的電視應(yīng)用中，特別需要這種可變存貯器，若采用固定存貯量的普通CCD存貯器，其存貯量只適于625線系統(tǒng)。這意味著對(duì)于525線系統(tǒng)，存貯器的若干條線將不含有效信息。第0099931號(hào)歐洲專利申請(qǐng)（參照它的圖14和圖15）介紹了一個(gè)6相一極/位CCD，它在保持一極位工作方式的同時(shí)，以每組6個(gè)電極形成兩個(gè)空位置而不是通常的單個(gè)位置來進(jìn)行壓縮，結(jié)果使其存貯量減少一個(gè)因子4/5。

對(duì)于圖4-6所示采用最大存貯量的實(shí)施例，由于空位置也同時(shí)位移，此中介紹的方法有一個(gè)缺點(diǎn)，就是存貯信息以兩倍的速度穿越存貯器。因此串行寄存器的頻率不得不加位，實(shí)質(zhì)上，在這個(gè)眾所周知的裝置中，存貯時(shí)間與存貯量是不成比例的，人們往往期望并行部分以及串行寄存器中的時(shí)鐘頻率都保持實(shí)際上的恒定，本發(fā)明特別為此目標(biāo)提供這樣一個(gè)一極/位CCD，其中存貯量可以用簡(jiǎn)單的方式改變而無需同時(shí)改變時(shí)鐘頻率，并且其穿越時(shí)間與存貯量按比例變化。

本發(fā)明的電荷耦合器件的特征是提供這樣的裝置，通過它，在一組n個(gè)連續(xù)電極上，可以改變加到其中至少一個(gè)電極上的時(shí)鐘電壓的相位而保持該時(shí)鐘電壓的和加到該組其他電極時(shí)鐘電壓相對(duì)于加到毗連電極上的時(shí)鐘電壓的頻率不變。結(jié)果使本器件這部分電荷的移動(dòng)時(shí)刻由上述時(shí)鐘電壓的相位確定。

正如將從附圖說明中可以看到的，由于相位變化，在每組n個(gè)存貯位置中可以形成一個(gè)空位置，這樣每n個(gè)存貯位置的存貯量就從（n-1）減為（n-2）。于是當(dāng)時(shí)鐘頻率保持不變時(shí)，每一電荷群的穿越時(shí)間也就相應(yīng)改變。因此，電荷群在存貯器中的總逗留時(shí)間按存貯量成比例地減少，串行寄存器中的時(shí)鐘頻率可以保持恒定。

一個(gè)具有為改變存貯量而不需獨(dú)立時(shí)鐘的特殊優(yōu)點(diǎn)的簡(jiǎn)單實(shí)施例，其特征在于：提供轉(zhuǎn)換裝置，通過該裝置，使每組n個(gè)接續(xù)電極中，至少有一個(gè)電極可聯(lián)接到第一點(diǎn)（該點(diǎn)加有與加到本組另一電極的時(shí)鐘電壓相同的時(shí)鐘電壓）以及可連到加有時(shí)鐘電壓的第二點(diǎn)，在本行中僅形成一個(gè)空位置。

下面將參照一個(gè)實(shí)施例以及所附簡(jiǎn)圖更全面地描述本發(fā)明，圖中

圖1是一個(gè)10相一極/位SPS存貯器的電路簡(jiǎn)圖。

圖2是用于圖1所示的SPS存貯器的時(shí)鐘發(fā)生器的電路圖。

圖3是根據(jù)本發(fā)明構(gòu)成的這種SPS存貯器的部分截面圖。

圖4和圖5是在工作期間加到圖3所示器件的時(shí)鐘電壓。

圖6和圖7表示圖3所示器件工作期間所出現(xiàn)的電勢(shì)分布。

圖1是一個(gè)包含本發(fā)明的電荷耦合器件的SPS存貯器的平面示意圖。該裝置包括一個(gè)串行輸入寄存器2，一個(gè)串行輸出寄存器3和一個(gè)位于輸入寄存器2和輸出寄存器3之間并包括大量毗連的寄存器4的并行部分。按寄存器中箭頭指示的信息傳輸方向而言，在串行輸入和輸出寄存器中是水平的（從左到右），在并行部分是垂直的（從上到下）。信息可以從串行寄存器2的輸入端引入，如箭頭5所示。一旦串行寄存器2滿了，信息便被并行地送到并行部分4，其后可再次填充輸入寄存器。存貯在并行部分4的信息可以從上到下地進(jìn)行傳輸，并且在底部轉(zhuǎn)送到串行寄存器3，輸出信號(hào)可在輸出端6讀出。