[其他]多用途存貯器

無效

• 申請?zhí)枺?/td>: 88102647
• 申請日: 1988-05-10
• 公開（公告）號: CN88102647A
• 公開（公告）日: 1988-12-28
• 發(fā)明（設計）人: 托馬斯安德魯瓦格納;丹君斯萊克林森
• 申請（專利權）人: 美國電話電報公司
• 主分類號: G06F12/00
• 分類號: G06F12/00
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 姚珊

本發(fā)明從一般意義上講是與處理機有關，更細一點講，則與數(shù)據(jù)處理機的存貯器有關。

為了方便使用和提高處理機的性能，當今的典型處理機包含了若干種特定用途的存貯器。在這些存貯器中，有一個引導用的存貯器和一個高速緩沖存貯器，引導用的存貯器通常是用來存貯引導程序的只讀存貯器（ROM），在系統(tǒng)加電或復位時由該處理機中的中央處理器（CPU）執(zhí)行此引導程序，從而使CPU初始化。高速緩沖存貯器是一種隨機存取的存貯器（RAM），在處理機正常操作期間，它被用作為在CPU和在該處理機的聯(lián)機主存貯器之間傳送信息（即數(shù)據(jù)或者指令或者兩者）用的高速緩沖器。

為了實現(xiàn)上述兩種功能的存貯器，利用現(xiàn)存技術必須要使用各自的設備，這既增加了處理機的成本，又占用了寶貴的電路板的空間，在單板機的情形下，節(jié)省電路板的空間是要特別認真考慮的，因為整個處理機要求在單塊電路板上實現(xiàn)。在這種情形下，為了實施上面提到的兩種存貯功能，可能只好犧牲處理機的其它一些能力，因為電路板的空間不足以做到兩者兼顧。

因此，現(xiàn)有技術所面臨的一個問題是：用最少的存貯設備來提供處理機中要用的專用存貯器的功能，從而使處理機的成本降到最低，所占用的電路板的空間最少。

本發(fā)明旨在解決現(xiàn)有技術中存在的上述的和其它一些問題，按照本發(fā)明的做法，有一個存貯器在不同時刻作不同用途，還有一個控制邏輯使此存貯器在某個時間用于第一種功能并排斥第二種功能，而在另一時間又用于第二種功能并排斥第一種功能。具體地說，象處理機這樣的設備將包括一個處理器、一個與此處理器相配合的存貯器和一個與此存貯器相配合的控制裝置，這個裝置有選擇地使此存貯器：（a）在某個時刻用來存貯由該處理器執(zhí)行的初始化用的引導程序，（b）在另外時刻，用來緩沖正常操作期間在處理器和另一個（主）存貯器之間傳遞的信息。因而，使該存貯器有選擇地要么用作為引導存貯器，要么用作為處理器的高速暫存器。更細一點說，上述的整個設備應包括一種機構，使得該存貯器用作為引導存貯器時能夠有效地存貯引導程序。直接了當?shù)卣f，該設備是一個多處理機，其中，處理器和主存貯器屬于一個處理機，而使所說的存貯器能夠有效地存貯引導程序的機構則屬于另一臺處理機。

因為所述的存貯器在不同時刻為不同的功能服務，所以在此系統(tǒng)中不必要有實現(xiàn)每個功能的各自的存貯設備，而是通過同一個存貯設備來實現(xiàn)上述的全部功能。節(jié)省額外的存貯設備有利于降低系統(tǒng)成本并減少了存貯設備所占的電路板的區(qū)域。

通過下述的對本發(fā)明的實施例的具體說明并結合圖例，將會清楚地理解本發(fā)明的上面提到過的和尚未講到的優(yōu)點和特性。

圖1是一個處理系統(tǒng)的方塊圖，它包含本發(fā)明的一個具體的實例。

圖2是與圖1所示的主處理機的初始化操作部分有關的流程圖。

圖1表示一個多處理機系統(tǒng)。明確地說，這個系統(tǒng)是由AT&T公司生產(chǎn)的3B2/600型計算機擴充而成的，通過接上第二臺處理機，使該系統(tǒng)成為主從式的多處理機配置。3B2/600機的原來的處理機在該系統(tǒng)中起主處理機（120）的作用，增加的第二臺處理機則起從處理機（110）的作用。實際上，處理機110是從處理機120照搬過來后作了下述改動而成的。從處理機與3B2/600計算機的系統(tǒng)總線100的輸入/輸出（I/O）槽相連。一個聯(lián)機的主存（109）和一個諸如磁盤那樣的I/O子系統(tǒng)被接到系統(tǒng)總線100的其它槽口。108、109和110三個部件通過總線100與主處理機120連結以便相互通訊。

系統(tǒng)總線100包括地址總線101，數(shù)據(jù)總線102、底板選通線103和系統(tǒng)復位線104。

從處理機110包括一個中央處理器（CPU）和存貯管理部件（MMU）111。CPU/MMU????111由一組WE32100型的微處理器芯片組成。CPU/MMU111通過雙向三芯緩沖器112和113分別與地址總線101和數(shù)據(jù)總線102相連。數(shù)據(jù)線142把CPU/MMU111與緩沖器113相連，而地址線141則把CPU/MMU111連到緩沖器112。緩沖器112和113受接口控制器114的控制，接口控制器則與底板選擇線103相連（而底板選擇線103是與從處理機110相聯(lián)系的），并經(jīng)由允許線147與CPU/MMU111相連。