[其他]多功能數據采集轉換器

無效

• 申請號: 88206283
• 申請日: 1988-06-01
• 公開（公告）號: CN88206283U
• 公開（公告）日: 1988-12-21
• 發明（設計）人: 馮龍齡
• 申請（專利權）人: 北京理工大學
• 主分類號: G06F3/00
• 分類號: G06F3/00
• 代理公司: 北京國防科技專利事務所
• 代理人: 劉淑敏

本實用新型屬于數據采集技術。

目前國內現有的A／D、D／A轉換器大都或多或少地存在某些不理想之處。突出的問題有：電路不完整，用戶買到的A／D、D／A器件或電路往往不能直接使用，還需設計相應的控制電路或專用接口才能工作，這就會給用戶增加額外負擔；功能和工作方式單一，某一種線路只限于某種特定機型和用途，或只有單一的工作方式，不便于改做它用；價格比較高，尤其是高速器件，轉換速度十微秒數量級的A／D芯片，每片就需數百乃至上千元。

本實用新型的目的在于提供一種多功能的數據采集、轉換板，比較好地兼顧上述的各個方面。這個電路采樣速度高，采樣時間約100ns并且脈寬可調。A／D、D／A轉換速度快8bitA／D和D／A的轉換時間分別為1μs和0.5μs。時序控制電路完整。除電源外勿需其他附加電路即可正常工作，以帶時間相關采樣的模擬量輸入、模擬量輸出方式運轉或進行自檢。具有帶數據鎖定的總線緩沖并行數據接口和獨立的數據讀、寫聯絡線，通過16線接插口與外部進行數據傳送，便于和各種微型計算機接口。可由外同步信號控制數據采集、A／D轉換。滯后的延遲時間可調。此功能可用于對時間相關性要求較高的信號進行數據采集處理。如提取脈沖序列的幅值包絡線等。線路結構緊湊，尺寸小。整個電路組裝尺寸不大于200×54mm²。具有較高的性能價格比。整個電路系由通用器件組裝價格低，成本甚至低于同等性能的A／D芯片。

本實用新型的構成原理可以通過附圖說明如下：

附圖1為本技術方案的原理方框圖。圖中，由接插口J₁輸入的模擬信號經緩沖放大器（1）、采樣／保持（以下簡稱S／H）開關（2）、緩沖放大器（3）到達由逐次比較移位寄存器（4）、D／A轉換器（5）、高速比較器（6）及參考電源（7）和時鐘發生器（8）組成的高速A／D轉換器。在這里模擬信號轉換成對應的數字信號，經數據鎖定緩沖器（9），由接插口J₃并行輸出。在A／D轉換器中對現有資料提供的電路做了改進，將原設計下正向模擬信號時輸出反碼數據改為正碼數據，因為反碼輸出的數據值的大小完全與模擬輸入的幅值的大小相反，會給A／D轉換結果的觀查以及數據的后期處理帶來極大的不便。因此，對現有技術提供的電路做了改進，將反碼輸出改為正碼輸出。

數據采集外同步信號由接插口J₃輸入先經過限時門（10）。在一個同步信號通過門（10）以后開始的門（10）的限時期內，再出現的其他脈沖輸入不能通過門（10）。因此能有效地消除這段時間內的脈沖干擾。延時門（11）可通過多圈電位器調節數據采集對同步脈沖的滯后時間。它和采樣脈沖發生和緩沖器（12）配合調節，以得到最佳的采樣效果。采樣脈沖發生器（12）產生的采樣開關驅動脈沖的寬度由另一多圈電位器調節。采樣過程完成后，帶鎖定的A／D啟動脈沖發生器向A／D轉換器發送一個脈寬不定的啟動信號。隨機變化的啟動脈寬即能保證啟動期內包含有一個A／D時鐘上升沿，又不至于延長A／D的啟動期，以確保1μs內完成A／D轉換。關于鎖定門的敘述詳見特征說明部分。門和脈沖發生器（10）、（11）、（12）、（13）的主體分別用兩片不同型號的單穩集成電路構成。

移位寄存器（4）產生的“A／D完成”信號經適當的倒相緩沖以后分別向數據鎖定緩沖器（9）和A／D啟動脈沖發生器（13）發送數據鎖定信號和限時鎖定信號，然后經J₃向外部輸出“A／D完成”聯絡信號。

數據鎖定緩沖器（9）和（14）的數據讀出控制和數據寫入控制信號也分別從接插口J₃的不同端口輸入。

各聯絡線和控制線都連到板內接插點J₅處，以通過適當的連接得到不同的數據采集方式。

經由接插口J₃輸入的或由緩沖器（9）輸出數據經數據鎖定緩沖器（14）鎖定、緩沖后由D／A轉換器（15）轉換成相應的模擬信號，經緩沖放大器（16）緩沖后經由接插口J₂向板外輸出。本電路使用了轉換速度為150ns的D／A轉換器件。因此本電路的D／A模擬輸出的變化速率僅受微型計算機的數據寫入速度限制。

電路的供電電源由接插口J₄輸入。

本實用新型的特征在于對現有技術中的A／D轉換電路????????（LINEAR????DATABOOK????84，P8－125，NATIONAL????SEMICON－DUCTOR????CORPORATION）進行了改進。將原設計的反碼數據輸出改為正碼。改進后的有關部分電路如附圖2所示。改進點如下：