[其他]半導體集成電路器件

在審

• 申請號: 101985000008621
• 申請日: 1985-11-23
• 公開（公告）號: CN1003549B
• 公開（公告）日: 1989-03-08
• 發明（設計）人: 鈴木康永;松原俊明;間明田治佳;浦上憲
• 申請（專利權）人: 株式會社日立制作所
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 劉暉

本發明公布了一種半導體集成電路器件。該電路器件用改進的（ｍ＋ｎ）個輸入單元，每個單都裝配有高負載驅動功能元件，將元件布置在單的周圍，并且在該單元內有ｎ個信號輸入端，另外還有ｍ個常規信號輸入端，一并置入該單元內。

本發明涉及到半導體集成電路器件（IO），特別是涉及適用于門陣列中做為一種半常規集成電路的技術。

門陣列包括的，例如有：輸入-輸出緩沖器部分和內部電路部分以及在內電路部分里面形成許多單元。每個微單元內又包括許多門。

按照該類型的半導體集成電路器件，由于可以把連線分別連到大量的主片上去，因此有可能將門陣列用各種變化形式的半導體集成電路器件制成，這就是生產中的一大優越性。陣列還有其他優越性，例如：由于大量生產主片，可以減小生產的花費，布線可以自動化進行，當只要求一層布線時，還可減小生產工藝的循環周期。

這里使用的術語“門”意味著構成邏輯電路的一個最小單元，也就是不能再分割的一個邏輯功能塊，術語“微單位”意指用許多門構成的邏輯功能塊，例如多路調制器，觸發器及其類似物。

同時，集成電路的制造廠商還能夠按照用戶說明的在微單位之間做連線的要求制作每個門的內部連線。在門陣列中每個單元和線的布置都是使用計算機輔助設計（CAL）或自動設計（DA）進行的。

日立公司顯著地發展了一種雙極-互補-金屬-氧化物-半導體（下面簡稱Bi-CMOS）類型的門陣列，其中雙極元件和CMOSFET（互補絕緣門場效應晶體管）是放在一個片子里面的，其詳細內容在日本專利申請號152886/1984中給以描述過。本發明主要關系到如上所述的Bi-COMS門陣列改進的集成密度和布線技術，這種布線技術可以使門陣列的單元有效地加以使用。

為了改進門陣列的集成密度，必須滿足下列要求：

（1）在一個有限的半導體襯底上面必須形成較多數目的基本單元（有關這方面情況將在后面說明）。

（2）必須有效地使用所有的基本單元。

然而，在上面描述的雙極-CMOS復合門陣列中，很難滿足上述（1）與（2）的要求，因為一個基本單元的面積趨向大于一個單純的CMOS單元的面積，而且還要保證布線區域。

本發明的目的是提供一種新型的半導體集成電路器件，該器件具有極好的高速運算的性能，低的功率損耗和高的集成度。

下面是本發明的典型實例。

1、沿一個予定方向例如X方向，在一片半導體襯底上需要布置大量的基本單元，一個基本單元包括一個高負載驅動容量的元件（也就是雙極晶體管），并且該元件具有低的功率損耗，也就是互補-金屬-本征-半導體場效應晶體管（下面簡稱CMIS EFTs）。

將具有高負載驅動容量的該元件布置在基本單元的外圍部位，電源線布置在基本單元排列的X方向上，并可以連接到高負載驅動元件上。將低功率損耗元件布置在基本單元的中央，并將基本單元陣列的內部引線在X方向或在同一層內的與X方向垂直的Y方向上延長，從而能使電源線連到低功率損耗的元件上。

按照前面的所述的布置，當基本單元陣列的內部引線被延長時，電源線是沿基本單元的外圍部位延長，這樣就不會出現什么問題。因此可以簡化布線結構，并且可以實現更高的集成電路的集成密度。

2、許多基本單元陣列，其中每個陣列都由許多沿X方向排列的基本單元依次組成的，沿Y方向這些基本單元之間以予定的間隙排列，構成一個基本單元矩陣。用來連接該基本單元與另一個基本單元的連線有下列兩種：第一個是內部布線（第二布線）在基本單元陣列里面用來把沿X方向排列的基本單元連接起來構成該基本單元陣列;第二個是外部布線（第一布線），這些線沿著上述基本單元陣列之間予定寬度上延長，并且傳送基本單元陣列之間的信號。每個基本單元都有m個第一信號輸入端，可將其連到外部布線上，以及n個第二信號輸入端，只將其連到基本單元陣列的內部布線上。按照這種布置方法，每個基本單元包括電路元件例如擴散層和電阻層，足以充分構成一個基本電路，該電路可以基本上接收最大的m+n個信號輸入。