[其他]鍵控電路

在審

• 申請?zhí)枺?/td>: 101986000006701
• 申請日: 1986-09-29
• 公開（公告）號: CN1006012B
• 公開（公告）日: 1989-12-06
• 發(fā)明（設(shè)計）人: 牛木浩;巖崎哲昭
• 申請（專利權(quán)）人: 株式會社東芝;托斯巴克計算機系統(tǒng)有限公司
• 代理公司: 中國國際貿(mào)易促進委員會專利代理部
• 代理人: 王以平

1、一種鍵控電路，其特征在于，它具有：

多個外部接線端子;

接在上述多個外部端子相互之間的多個鍵控開關(guān);

能根據(jù)基準(zhǔn)脈沖信號產(chǎn)生多個時間分隔信號，并能在規(guī)定周期的脈沖休止時間內(nèi)停止產(chǎn)生上述時間分隔信號的邏輯電路;

分別以上述多個時間分隔信號作為輸入信號、分別輸出信號供給上述多個外部端子的多個緩沖電路;

根據(jù)上述時間分隔信號以及上述多個外部端子中用于輸入鍵控信號的外部端子上的信號來檢出上述多個鍵控開關(guān)閉合情況的檢出電路;

接在上述各個外部端子與基準(zhǔn)電位之間，并在上述休止期間接通的多個開關(guān)裝置。

2、權(quán)利要求1所述的鍵控電路，其特征在于，上述邏輯電路由下列電路構(gòu)成：

根據(jù)上述基準(zhǔn)脈沖信號輸出時間分隔信號的電路;

獲得上述各個時間分隔信號與上述基準(zhǔn)脈沖信號的反相邏輯積，并停止產(chǎn)生上述時間分隔信號的反相邏輯積電路。

3、權(quán)利要求1所述的鍵控電路，其特征在于：

上述各個緩沖電路由串聯(lián)連接在基準(zhǔn)電位與電源電位間、柵極一起連接在上述反相邏輯積電路的輸出端上、相互間的連接點連接在上述各個外部端子上的P溝道MOS晶體管和N溝道MOS晶體管構(gòu)成。

4、權(quán)利要求3所述的鍵控電路，其特征在于：

上述P溝道MOS晶體管的導(dǎo)通電阻Rp與上述N溝道MOS晶體管的導(dǎo)通電阻Rn之間滿足下列關(guān)系。Rp＜Rn。

5、權(quán)利要求4所述的鍵控電路，其特征在于：

上述閉合的鍵控開關(guān)的接通電阻為R_key時，Rp+R_key＜Rn。

6、一種鍵控電路，其特征在于：

上述開關(guān)裝置由導(dǎo)通電阻小于上述N溝道晶體管的導(dǎo)通電阻的MOS晶體管構(gòu)成。