[實用新型]半導體封裝體堆疊結構

無效

• 申請號: 200720139627.0
• 申請日: 2007-03-16
• 公開（公告）號: CN201017880Y
• 公開（公告）日: 2008-02-06
• 發明（設計）人: 卓恩民
• 申請（專利權）人: 卓恩民
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/488
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 謝麗娜;陳肖梅

技術領域

本實用新型有關一種半導體封裝體堆疊結構，特別是一種利用連接器做為電性連接結構的半導體封裝體堆疊結構。

背景技術

半導體科技隨著計算機與網絡通訊等產品功能急速提升，必需具備多元化、可移植性與輕薄微小化的需求，使芯片封裝業必須朝高功率、高密度、輕、薄與微小化等高精密度制程發展，除此之外，電子封裝(Electronics?Packaging)仍需具備高可靠度、散熱性佳等特性，以作為傳遞訊號、電能，以及提供良好的散熱途徑及結構保護與支持等作用。

立體式封裝目前大致有兩種方式，分別是封裝上封裝(Package?onPackage，PoP)以及封裝內封裝(Package?in?Package，PiP)。PoP是一種很典型的3D封裝，將兩個獨立封裝完成的封裝體以制程技術加以堆疊。而PiP則是將一個單獨且未上錫球的封裝體通過一個間隔件(spacer)疊至芯片上，再一起進行封膠的封裝。其中，PoP通過獨立的兩個封裝體經封裝與測試后再以表面粘著方式疊合，可減少制程風險，進而提高產品良率。

請參考圖1A及圖1B，圖1A及圖1B為已知的一種PoP封裝體制作流程的立體示意圖及其剖視圖，于兩封裝體10、20載板的電性連接處設置印刷電路板間隔件(printed?circuit?board?spacer，PCB?spacer)30并利用表面粘著技術(surface?mount?technology，SMT)將兩封裝體10、20熔接一起。由于，PCB間隔件30上的導電端子32須與封裝體10、20載板上的端子12、22呈一對一設置，故，除了有準確對位外，材質間連接不良也是一問題。另外，在加熱過程中，因不同材料間的熱膨脹系數不同所引起的翹曲(warpage)現象，連接不良更可能導致爆板(popcorn)現象。

發明內容

為了解決上述問題，本實用新型目的之一是提供一種半導體封裝體堆疊結構，利用可堆疊連接器取代傳統的焊接方式以解決表面粘著技術時的對位問題。

本實用新型目的之一是提供一種半導體封裝體堆疊結構，利用連接器上的凸部搭配位置相對應的凹部以堆疊各封裝體可有效降低堆疊高度。

本實用新型目的之一是提供一種半導體封裝體堆疊結構，利用連接器做為電性連接結構，可有效解決表面粘著技術可靠性問題。

本實用新型目的之一是提供一種半導體封裝體堆疊結構，利用可堆疊連接器取代傳統的焊接方式，不僅封裝體易插易拔，封裝體載板翹曲的問題亦可同時改善以提高產品信賴度。

本實用新型目的之一是提供一種半導體封裝體堆疊結構，除可提高產品信賴度之外，因其制程簡易，亦可降低生產成本。

為了達到上述目的，本實用新型提供的一實施例的半導體封裝體堆疊結構，包括：一第一封裝體，具有一載板，其中復數個導電端子設置于載板的上表面與下表面；至少一第一插接件，挾持于載板上并與導電端子電性連接，其中第一插接件具有一凹部；一第二封裝體，具有一載板，其中復數個導電端子設置于載板的上表面與下表面；以及至少一第二插接件，挾持于第二封裝體的載板上并與導電端子電性連接，其中第二插接件具有一凸部且凸部插設于第一插接件的凹部上以電性連接第一封裝體與第二封裝體。

根據上述技術特征，本實用新型的有益效果是：利用如連接器的插接件取代傳統的導電連接結構，不僅堆疊方便，如封裝體毀壞欲修復時，亦方便插拔置換。另外，利用插接件卡合方式重復堆疊封裝體，可搭配插接件的特殊設計以改善封裝體載板因受熱或外力翹曲的問題，此外，插接方式較焊接方式簡單，無精確對位問題。

以下通過具體實施例配合所附的圖式詳加說明，當更容易了解本實用新型的目的、技術內容、特點及其所達成的功效。

附圖說明

圖1A及圖1B為已知的PoP封裝體制作流程的立體式意圖及其剖視圖。

圖2A、圖2B及圖2C分別為本實用新型之一實施例的半導體封裝體結構的制法的結構剖視圖。

圖3A、圖3B、圖3C、圖3D、圖3E-1、圖3E-2、圖3F及圖3G分別為本實用新型之一實施例的半導體封裝體堆疊結構的制法的結構剖視圖。

圖中符號說明

10，20，100，200????封裝體

12，22，32??????????端子

30??????????????????印刷電路板間隔件

102，202????????????載板

104，204????????????導電端子