[其他]指令處理器

無效

• 申請號: 85102313
• 申請日: 1985-04-01
• 公開（公告）號: CN85102313B
• 公開（公告）日: 1988-05-04
• 發明（設計）人: 栗山和則;和田健一;小岡彰
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中國專利代理有限公司
• 代理人: 李先春

1、一種流水線指令處理器，其特征在于它包括：

各自作為保持操作數數據項用的第一和第二緩沖存儲器;

連到所說第一緩沖存儲器的第一地址裝置，在響應所加的第一或第二類指令時，順序地產生和提供應第一或第二類指令請求的第一數據項的地址，以便從所說第一存儲器順序地讀出第一操作數數據項;

可與所說第一地址裝置同時操作并連到所說第一和第二緩沖存儲器的第二地址裝置，在響應要加到所說第一地址裝置的第一類指令時，為所說第二緩沖存儲器順序地產生和提供應第一類指令請求的第二操作數數據項地址，而每次都同步產生相應于第一操作數數據項的地址，使得第二操作數數據項順序地從所說第二緩沖存儲器讀出，而每次都與從所說第一緩沖存儲器讀出一個相應的第一操作數數據項同步，在響應要被加到第一地址裝置的第二類指令時，從所說第一緩沖存儲器讀出第一操作數數據項中的每一項，為所說第二存儲器順序地產生和提供應第二類指令請求的第二操作數數據項的地址，每次都與相應讀出第一操作數數據項有關，使得第二操作數數據項順序地從所所說第二緩沖存儲器讀出，具每次在響應時，都從所說第一緩沖存儲器讀出一個相應的第一操作數數據項;

連到第一和第二緩沖存儲器的操作裝置，在響應要加到所說第一地址裝置的第一類指令時，順序地進行應第一類指令請求、從所說第一緩沖存儲器讀出的一對第一操作數數據項以及從所說第二緩沖存儲器同步讀出的一個相應的第二操作數數據項的操作，使得相應于操作結果的第三操作數數據項順序地提供給所說第一緩沖存儲器，在響應加到所說第一地址裝置的第二類指令時，順序地將從所說第二緩沖存儲器讀出的第二操作數數據項傳送到所說第一緩沖存儲器;以及

連到所說第一地址裝置和所說第一緩沖存儲器的傳送裝置，在響應要加到所說第一地址裝置的第一類指令時，順序地將應第一類指令請求所產生的第一操作數數據項地址作為其寫入地址傳送到所說第一緩沖存儲器，每次都和到所說第一緩沖存儲器的各個第三操作數數據項的傳送同步，而在響應要加到所說第一地址裝置的第二類指令時，順序地將應第二類指令請求所產生的第二操作數數據項地址作為其寫入地址傳送到所說第一緩沖存儲器，每次都和到所說第一緩沖存儲器的第二操作數數據項其中一項的傳送同步。

2、根據權利要求1的一種流水線指令處理器，

其特征在于所說第一地址裝置包括：

各由一個指令指定的多個寄存器;

順序地產生地址數據項的第一增量器;以及

連到所說多個寄存器和所說第一增量器的第一加法器，通過將所說第一增量器所產生的各個地址數據項加到從該指令指定的其中一個寄存器讀出的一個數據項，產生應所加第一類或第二類指令請求的第一操作數數據項的地址;而且

其特征還在于所說第二地址裝置包括：

順序地產生地址數據項的第二增量器;

連到所說第一緩沖存儲器和所說增量器的選擇器，當加到所說第一地址裝置的指令是第一類或第二類指令時，分別將所說第二增量器產生的地址數據項或者讀出的第一操作數數據項傳送到所說第二加法器。

3、一種流水線指令處理器，其特征在于它包括：

各自能保持操作數數據項的第一和第二緩沖存儲器;

連到所說第一緩沖存儲裝置的第一地置裝置，在響應一個所加指令時，順序地產生應指令請求的第一操作數數據項的地址;

可與所說第一地址裝置同時操作且連到所說第一和第二緩沖存儲器的第二地址裝置，在響應指令，讀出各個第一操作數數據項時，順序地產生應指令請求的第二操作數數據項的地址，各次都與一個相應的讀出的第一操作數數據項有關，以便順序地從所說第二緩沖存儲器讀出第二操作數數據項;

連到所說第一和第二緩沖存儲器的第一傳送裝置，順序地將讀出的第二操作數數據項傳送到所說第一緩沖存儲器;以及

可與所說第一地址裝置同時操作且連到所說第一地址裝置和所說第一緩沖存儲器的第二傳送裝置，將所說第一地址裝置產生的地址作為寫入地址傳送到所說第一存儲器。

4、根據權利要求3的一種流水線指定處理器，其特征在于所說第一地址裝置包括：