[其他]指令處理器

無效

• 申請號: 85102313
• 申請日: 1985-04-01
• 公開（公告）號: CN85102313B
• 公開（公告）日: 1988-05-04
• 發明（設計）人: 栗山和則;和田健一;小岡彰
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中國專利代理有限公司
• 代理人: 李先春

本發明涉及按照流水線控制執行翻譯指令的指令處理器。

翻譯指令是一個有用的指令，例如，把擴充的二進制編碼的十進制交換碼（EBCDIK）翻譯成單個系統操作碼（ISO）。

圖1A描述了翻譯指令的指令格式。指令的0-7位構成了操作碼（在下文中稱為OP碼）。字長部分包括8-15位表示第一個操作數的操作數長度;16-19位和20-31位分別表示第一個操作數的基址寄存器號碼和偏移量;而32-35位和36-47位分別表示第二個操作數的基址寄存器號碼和偏移量。第一個和第二個操作數的首地址是由把偏移量跟基址寄存器的內容相加得到的。

一組數據項取自緩沖存貯器（圖2），這種存貯器將在以后說明，它是由利用第一個操作數的基址寄存器和偏移量而取得的首地址來確定的。這些取得的數據項被稱作變元字節，它們形成第一個操作數。第二個操作數的地址值被加到第一個操作數的各自的變元值上，以便從緩沖存貯器得到一組數據項（功能字節），緩沖存貯器是由上述描述的加法器的結果作為相應的地址來確定的，因此用功能字節替換了存貯變元字節用的緩沖存貯器的存貯位置。

圖1B說明一組變元字節的地址A₁i（i＝1到L）和在翻譯指令執行的前后存貯在緩沖存貯器中的數據值D₁i（i＝1到L）。例如，第i個變元字節的地址是從A_fi＝（B₁）+D₁+i-1得到的，而翻譯指令執行前的D₁i值和執行后的D₁i值可各自表示為D₁i＝OP₁i和D₁i′＝OP₂i。記號（B₁）表示由B₁指定的一寄存器的內容（地址值）。

圖1C指出由變元字節值OP₁i（i＝1到L）加到各自第二個操作數地址值〔（B₂）+D₂〕而得到的數值和存貯數據的值（功能字節）即D₂i＝OP₂i（i＝1到L），它們是取自由加法的結果作為取出地址來規定的緩沖存儲器。

圖2是一個說明先有技術的指令處理器的結構示意圖。圖3是在先有技術中的指令處理器中，指令執行的處理流程。參看圖2，指令寄存器10是保持一個指令處于圖1A格式的狀態之中。為了選擇基址寄存器號碼B₁和B₂以及選擇偏移量D₁和D₂，圖2中的指令處理器還包括選擇器20和21。基址寄存器號碼B₁和偏移量D₁被選來對第一個操作數作地址計算，而基址寄存器號碼B₂和偏移量D₂被選來計算第二個操作數的地址。當執行第一個操作數的地址計算時，一個增量器11被提供來產生各個變元字節具有的常數。

對于第一個、第二個、……和第i-1個變元字節，各個變元字節的常數各自為0、1、……和i-1。在這個例子中，增量的步是1，因為每執行一次處理，被處理的字長是一個字節。寄存器組12是用來保持基址寄存器的數值，該基址寄存器則是由基址寄存器號碼B₁和B₂規定的。選擇器22選擇增量器11和一個字節分離線路23，以便分別計算第一個和第二個地址。加法器13計算緩沖存貯器地址，而緩沖存貯器15被用來取得和存入一個存貯數據項，該數據項的取得是利用了加法器13計算的地址。緩沖存貯器15能夠一次取出一組字節并且在一個周期里在時間分隔的基礎上在不同地址處完成一個取數操作和存數操作。從加法器13得到的結果數值也被傳送到存貯地址緩沖器14并且作為存貯地址被保存著。為了對緩沖存貯器15取數操作，信號線50提供取數地址，而信號線51又提供寫地址。校準器線路16校準從緩沖存貯器15取得的數據。校準操作旨在把取自緩沖存貯器15的數據移位到預先確定的位置（例如，移到左端或者右端）。操作數緩沖器線路17被用來存入一個取得的操作數。圖2的指令處理器還包括一個操作單元18和一個存貯數據寄存器19。對于從操作數緩沖器17計算第二個操作數的地址，一個字節分離線路23是必要的，該分離線路分離和得到一個字節的數據項。