[其他]動態隨機存取存貯器單元(dRAM)和生產方法

無效

• 申請號: 85103376
• 申請日: 1985-05-13
• 公開（公告）號: CN85103376A
• 公開（公告）日: 1986-11-19
• 發明（設計）人: 查特基;馬利;理查森
• 申請（專利權）人: 得克薩斯儀器公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L29/66;H01L21/02;G11C11/40;G11C11/24
• 代理公司: 中國專利代理有限公司
• 代理人: 李先春

本發明是涉及半導體器件，特別是動態隨機存取存貯器。（以下簡稱dRAM）

大單片dRAM的發展遇了很多問題，這些問題中最重要的一個是：為了在芯片上放置更多的單元，不增加軟誤差率，縮小DRAM單元的尺寸。大的dRAM是硅基，且每個典型單元都包括單個金屬氧化物半導體（MOS）場效應管，它的源極聯至貯能電容器，它的漏極聯至位線，它的柵極和字線相聯;當單元的電容器上存滿電荷時，為邏輯“1”，而不存任何電荷時，為邏輯“0”。照慣例，單元電容器是借助于反向層形成的。反向層要薄薄的氧化物層復蓋的電極分離開，用耗盡層和襯底分離開。然而，為保持穩定的線路工作，電容器需要足夠大，以產生足夠的信噪比。這就要為電容器花很大的襯底。此外，這樣的MOS電容是有缺點的：在襯底里被α粒子產生充電（5兆電子伏特，α粒子能產生大于危險電子所產生的200×10^-15庫倫），從襯底引入的干擾，pn結的泄漏通過全部電容面積。要求單元管子具有低于最低限度的泄漏。在dRAM單元中典型的存貯電荷是250×10^-15庫倫（250毫微微庫倫）。對于5V電源來說，就要求能存貯50×10^-15法拉（1法拉＝96520庫倫）的電容器;電容器的面積大約20平方微米，存貯氧化物厚度為150A（A＝10^-8厘米）。如果采用通二維技術，這就使單元尺寸較小。

解決這些問題的第一個途徑發表在JOLLY等人的文章里，題為：重結晶多晶硅的動態RAM單元。（4LEEE????ELec????DevLett8（1983））。

用這樣途徑形成單元的所有元件，包括兩個存取管和電荷存貯電容器，它們都在硅襯底的沉積在氧化物層的重結晶多晶硅束的層內。位線處于重結晶多晶硅層中，當管子接通時引導電荷流入存貯區，該區由重摻雜物組成。重結晶多晶硅的頂部，底部和三側面被熱生長氧化物包圍著。因為上下兩個地極用電容器絕緣體氧化物同重結晶多晶硅的貯存區分離開，存貯能力大約是具有相同存貯面積的普通電容器的兩倍。此外，下層氧化物把存貯區同注入到襯底里的任何電荷相隔絕，這些電荷或者是由周圍的線路產生，或者由α粒子產生，或者由其它生成軟誤差的輻射產生。此外，位線下邊厚的氧化物和全部側壁氧化物隔離減少了位線電容量?？墒?，即使超過一般設計，加倍電容量也沒有足夠地收縮被單元電容器所占有的面積。此外，束重結晶作用干擾下面的結構，并且不是簡單的，確定的過程。

縮小dRAM尺寸的第二個途徑是借助于極板延伸到襯底里去的電容器。此電容器稱為波紋電容器，在H·Sunami等人的文章里描述過它。文章名：兆位動態MOS存貯器波紋電容器單元（CCC）。（LEEE LEDM Tech Digest 806（1982））。H·Sunami等人的文章：兆位動態MOS存貯器的波紋電容器，（4LEEE ELec Dev Lett 90（1983））。K·Itoh等人的文章：帶片電壓限制器的一種試驗一兆位動態RAM。（1984LEEE LSSCC Digest of Tech Papers 282）。波紋電容器擴展到硅襯底中約2.5微米。加工過程如下述利用化學汽相淀積（CVD）二氧化硅遮膜，采用通常反應性的CCL₄氧體濺蝕方法制成溝，濕浸清除任何干浸損傷和污染。在溝形成后，在溝道壁上形成二氧化硅/氮化硅/二氧化硅三層存貯層。最后，溝用低壓化學汽相淀積（LPCVD）多晶硅填滿。波紋電容器的使用肯定能產生大于七倍一般單元的電容量，3微米×7微米的單元有60FF存貯電容量。