[其他]低壓電可編程序只讀存儲器

無效

• 申請?zhí)枺?/td>: 85104497
• 申請日: 1985-06-12
• 公開（公告）號: CN1004738B
• 公開（公告）日: 1989-07-05
• 發(fā)明（設(shè)計）人: 斯蒂芬
• 申請（專利權(quán)）人: 英特爾公司
• 代理公司: 中國專利代理有限公司
• 代理人: 李先春

描述了一種改進(jìn)了的ＥＥＰＲＯＭ元件，它更適宜于制造高密度器件。單個元件包括一個浮置柵，它是通過溝道注入充入電荷而通過隧道卸去電荷的，漏區(qū)是精確定位的，且此源區(qū)薄一些。在ｎ－溝道裝置中，ｎ型雜質(zhì)和Ｐ型雜質(zhì)都用來形成源區(qū)和漏區(qū)，然后對源區(qū)進(jìn)行第三次摻入雜質(zhì)。

本發(fā)明是關(guān)于電可編程序和電可清除存儲器的，尤其是那些采用浮動?xùn)诺拇鎯ζ鳌?/p>

金屬氧化膜半導(dǎo)體技術(shù)（MOS）用于制造由可編程序只讀存儲器（EPROMS）已經(jīng)有很多年了。許多這類器件采用浮置柵，即多晶硅元件完全用絕緣體包范。電荷通過各種各樣的技術(shù)，比如雪崩注入，溝道注入，福勒-諾德通姆隧道注入，熱電子注入等方法從基片上傳輸?shù)礁≈脰派稀Ｓ蟹N種方法用于卸去電荷，包括把存儲器暴露于紫外線輻射之下。商業(yè)用的電可編程序只讀存儲器（EPROMS）起初＊用雪崩注入法給浮置柵加電荷;第二代元件中，為了可編程序而采用溝道注入法。這種存儲器目前采用暴露于紫外線輻射之下的方法清除電荷。

商用電可編程序和電可清除存儲器（EEPROMs）通常采用一個薄的氧化區(qū)從浮置門傳入電荷。在一種典型的存儲器中，采用兩個晶體管。例如，美國專利No.4203158論述了這類元件;美國專利No.4266283論述了有關(guān)的電路。與EPROM元件不同，這種EE（即EEPROM）元件不適用于基底區(qū)域的簡化。因而，有相當(dāng)大容量的EPROM元件可以普遍使用（如，256K）而沒有容量超過64K的EEPROMs元件可以采用。

理想地考慮，EEPROM元件是必須的，因為它適用于小尺寸的情況（在50平方微米密度以下，該密度對于電流元件來說是可能達(dá)到的最好的值）。重要的是，EEPROM元件必須工作于5伏以上的電壓，高壓可編程序和可清除所需要的電流需要由裝在芯片上的電荷注入電路提供。

要提供更高密度的，低電壓的EPROM和EEPROM元件的設(shè)想在美國專利No.4432075和正在申請的，續(xù)號為No.499198的專利中敘述了，而后者是1983年5月31日歸檔的，提交的，并已轉(zhuǎn)讓本申請的受讓人。熱電子信號源均分到許多元件進(jìn)行編程。這樣做的優(yōu)點是不需要大的空間用于溝道注入。這一技術(shù)還未商用化，因為程序編排似乎是比較慢。

在IEDM83中提出了一種EPROM元件，在由典雅等人寫的，標(biāo)題為“具有亞微型存儲晶體管的單個5伏EPROM元件和基片上的高壓發(fā)生器”文章中從第26.1頁開始論述，這種元件可以利用漏極上的4.5伏電壓編程，因而是大有希望的。EPROM編程所需要的高電流由額外的5伏電源供給，而編程所需的更高的控制電壓可以在芯片上產(chǎn)生。后面將看到，這正是該發(fā)明的目的。

該發(fā)明提出了一種單晶體管EEPROM元件，該元件采用溝道注入法使浮置柵編程，用隧道注入法卸去柵上的電荷。單獨的5伏電壓是與在芯片上產(chǎn)生的12伏編程和卸荷電壓一起使用的。

本發(fā)明描述了一種電可編程序和電可清除的元件（EEPROM）及其制造過程。在一類具體實現(xiàn)中，浮置柵被一個厚度為200A的氧化層與溝道區(qū)分隔開。浮置柵延伸到另一區(qū)域，在那里用一厚度約100A的薄氧化層把浮置柵與基底隔離開。該薄氧化層下的基底是與該元件的源區(qū)共用，晶體管的漏區(qū)是相當(dāng)薄的，這種器件是用漏區(qū)在低于5伏的電壓下編程的（例如，4.25伏）;以12伏控制浮置柵，且源區(qū)接地。溝道注入從溝道區(qū)進(jìn)行。為了清除電荷，漏區(qū)是左浮置的，柵接地，且施加約12伏的電壓于源區(qū)之上。然后，隧道效應(yīng)通過約厚100A的氧化層進(jìn)入源區(qū)。

在第二類具體實現(xiàn)中，不采用分離的隧道區(qū);但是，為編程的溝道注入和為了消除浮置柵的電荷的隧道效應(yīng)都是通過垮越該器件的有源溝道區(qū)厚度約為135A暴露的氧化層進(jìn)行的。

插圖簡介

圖1是基底的橫切面剖面圖，它畫出了場氧化區(qū)和復(fù)蓋在基底上的光敏抗蝕劑層。該圖解釋了兩個離子注入步驟。

圖2解釋了在進(jìn)行第三次離子注入步驟時用另一個光光敏抗蝕劑層覆蓋在圖1中基底的另一區(qū)域的情況。

圖3解釋了圖2中的基底在形成第一層多晶硅層后的情況。

圖4是該發(fā)明的EEPROM元件的平面圖，它也代表按圖1-3和5-8所示出步驟制造的元件的平面圖。