[其他]在硅襯底上形成隔離硅區和場效應器件的工藝過程

無效

• 申請號: 85104551
• 申請日: 1985-06-14
• 公開（公告）號: CN1006261B
• 公開（公告）日: 1989-12-27
• 發明（設計）人: 貝格;趙·H·挺;華泰禮
• 申請（專利權）人: 英特爾公司
• 代理公司: 中國專利代理有限公司
• 代理人: 李先春

在一個類似延層的硅層中形成ＭＯＳ和ＣＭＯＳ晶體管的改進的工藝過程。先形成一些場氧化物區，接著再沉積一層多晶硅層或非晶硅層，這些硅層在這些場氧化物區之間形成“晶種窗”處同襯底接觸。這硅層由襯底通過晶種窗重新結晶，晶體管就造在這層重新結晶過的硅層中。

本發明涉及MOS集成電路領域，尤其涉及在一塊硅襯底上形成隔離硅區的有關問題。

在金屬-氧化物-半導體（MOS）集成電路制造過程中，常常采取把一個器件同另一個器件隔離開的步驟以消除或減少器件之間的寄生通路。例如，若把場效應晶體管不加隔離的制造在一塊硅襯底上，這樣，兩個不同晶體管的源區或漏區就可能成為無用的第三只晶體管。復蓋在表面的相互連接，象安排在一個晶體管的源和另一晶體管的漏之間的鋁線，起了柵極的作用而可能引起寄生傳導。

在互補MOS（CMOS）集成電路中，寄生通路的問題甚至更大。這里，互補晶體管的襯底n⁺區或P⁺區，以及用于形成一種導電型晶體管的井都可能相互一起形成一個無用的晶體管，在這些不同區域之間的晶體管的作用可能導致產生一個破壞集成電路的寄生通路，這問題有時稱作“latch-up”。（閂鎖）

現在有幾種加工技術用來減少寄生傳導，通常在相鄰晶體管之間用場氧化物區來把一個晶體管的源同另一個晶體管的漏隔離開，這些較厚的氧化物區在相鄰的晶體管之間提供了一個導電性較小的通路（或更長的通路），而且復蓋在上面的線離襯底的距離更大了，這樣就降低了它們作為無用的柵極的效率。對于CMOS電路，典型的從n⁺到p⁺的場氧化物是6微米寬，這樣它耗掉的襯底面積，同制造這場效應管所需要的面積相比是相當大的，在另一些情況下，在襯底上形成一些溝，并用一種絕緣材料把這溝填滿。盡管這項技術是有效的，分開的距離甚至小到1微米，但它需要更為復雜的工藝過程。

在CMOS電路中也用其他技術來防止閂鎖，例如，在一塊高度摻雜的襯底上生長出一外延層，在這外延層上形成這些電路。在另一些電路中，在一個絕緣體上方，象在SOS（蘭寶石硅片）工藝中一樣形成一層薄層。

現在這項發明提供一種與上述先有技術不同的技術，根據此項發明，利用襯底的晶狀結構，作為在絕緣區上形成一種類似外延層的生長籽晶。

用來由籽晶形成類外延層的其他工藝過程都是熟知的，一般來說，這些老的工藝過程用一個籽晶，而且不是在籽晶窗上制造器件，或者在最后的電路中襯底也不參加電氣活動。就申請人所知的最接近的先有技術是：（1）電子周刊（Electronic Week），1984年8月6日，第31頁“英國聚集力量于SOI技術工藝在際價上攻擊美國和日本芯片制造商;（2）電子周刊（Electronic Week）1984年8月6日，第32-33頁，“劍橋實驗室加使晶片頂部和底部呈現熱潮”（3）IED.1982年4月16日，第433頁-436頁“通過制造基本的器件結構所得的激光-SOI雙層硅活性層的特征”（4）國際電子器件會（TEDM）1982年1月16日，第420-423頁，“以電子束使多晶硅再結晶的MOS晶體管”;（5）電化學協會會報（J.Electrochem.soc）1981年9月，第1981頁-1986頁（128卷，第9期）“由掃描連續波激光誘發橫向引晶工藝在氧化物上生長單晶硅”;（6）34、5，第808-811頁，“一亞微型SOI技術的器件特性”;以及（7）晶體生長雜志（Journal of Crystal Crowth63，），1983年，第453-483頁，“石墨帶狀加熱器-區域熔化的硅膜的再結晶”。

敘述了一種在一塊硅襯底上制造場效應器件的改進工藝過程，按這種工藝，用絕緣區來把這些器件彼此隔離開來。在襯底上形成了這些絕緣區，它們確定了這些區域之間開口的大小;這些區域為襯底提供了“籽晶窗”。在這些絕緣區的上方形成一層硅（如，多晶硅或非晶硅），這層硅伸進窗里面，這層硅需經處理以使該襯底的結晶結構經過籽晶窗長入這層硅里，硅層的這個再結晶過程是經過這些窗口引入籽晶的。再結晶過的這層硅形成一個主晶層，在它里面或它上面制造場效應器件，而這些器件的溝道區直接形成在籽晶窗的上方。

附圖的簡要說明