[其他]邏輯電路易測設計方法

無效

• 申請號: 85104808
• 申請日: 1985-06-24
• 公開（公告）號: CN85104808A
• 公開（公告）日: 1986-07-16
• 發明（設計）人: 朱昌銜
• 申請（專利權）人: 朱昌銜
• 主分類號: G01R31/26
• 分類號: G01R31/26;G01R31/28
• 代理公司: 機械工業部專利服務中心
• 代理人: 唐華,孟慶銓

本發明屬于電路測試領域，確切地說是大規模和超大規模集成電路、插件板易測設計方法的改進。

由于邏輯電路集成度的不斷提高，集成電路內部所包含的電路越來越復雜，使插件板和集成電路本身的測試越來越困難，成本也越來越高。

現時國外采用的易測設計方法沒有理論根據，只是憑經驗定出一套規則，然后按規則人工機械地修改電路，增設硬件，由此使增設的硬件在20%以上，而且對邏輯設計強加許多限制，并要占用三條以上的引出線。美國的IBM公司提出了LSSD（Level-Sensitive????Scan????Design）方法，這種方法由于置初態和觀測結果要通過大量串行移位完成，所以測試模式（PATTERN）大量增加，降低了測試效率，并且使制造這類測試儀器困難大為增加。

為了尋求新的易測設計方法也稱可測性設計方法的理論根據，本發明人于1978年4月在《電子計算機技術》第一期首次發表了“加權法”的理論，其正確性已經得到世界的公認。在該文中詳細討論了可測性的原理和改善方法。1980年7月在《電子信息技術》上發表了“加權法”實驗結果，證明效果顯著。在“加權法”公開發表后的次年，美國南加州大學M·A·布魯爾（Breuer）教授發表了“數字電路自動測試的新概念”（譯文發表在《計算機工程與應用》1981年12期上）。其主要內容和“加權法”幾乎一樣，不久美國學者戈爾茨坦（Goldstein）又成功地應用于可測性設計，但沒有介紹增設硬件的方法，目前尚未檢索到國外有關的專利文獻。

本發明根據“加權法”中提出的可測性原理，提出一種增設硬件的方法，使邏輯電路更容易測試，從而降低測試成本，可用于大規模集成電路和超大規模集成電路、插件板的易測設計。

本發明的原理是根據“加權法”提出的方法在邏輯電路中增設“與”門、“或”門、觀測線和控制線。然后在電路中增設一個全用“與”門，也可以是“或”門構成的樹型網絡，通稱收集樹。其中每條輸入線將與增設的觀測線連接。這樣由至少一個“與”門（或者是“或”門）至少二條輸入線和一條樹根就構成了一個收集樹。根據“加權法”的原理可知，收集樹本身的可測性比電路的其它部分好，而且所有觀測線上的狀態都可以通過樹根毫無困難地觀測到，可以說不管增設多少觀測線都只要占用電路（或插件板）的一條引出線就可以達到目的。

為了給增設的控制線提供所需的控制信號，還要根據增設的控制線多少設置一個寄存器或寄存器堆，寄存器可以由一個觸發器（如，D型觸發器）構成也可以是由多個觸發器構成寄存器堆再加打入脈沖線組成。而寄存器或寄存器堆的底層寄存器的數據輸入端分別與原電路輸入數據通路中的一條線連接，而寄存器或寄存器堆的每個觸發器正輸出端或負輸出端與一條控制線連接。打入脈沖線將作為電路的一條新輸入線占用一條引出線。所有控制線上所需要的狀態可以很容易地從寄存器（堆）得到。不管增設多少控制線都不占用電路或插件板的引出線，實際上僅寄存器（堆）的打入脈沖線需占用一條引出線。

當要增設一個寄存器堆時，還要增設一些輸出合併電路，而只需增設一個寄存器時，不必增設輸出合併電路。其目的是使寄存器堆本身的故障容易檢測。這種由“與”門、“或”門、反向門和輸出選通線構成的輸出合併電路，其一條輸入線與所說的寄存器堆最高層寄存器中觸發器的輸出端結合，在輸出合併電路控制下使寄存器堆的最高輸出端可直接被觀測。輸出合併電路中的輸出選通線最好占用一條引出線，也可借用寄存器（堆）的打入脈沖線。

圖1????收集樹網絡示意圖

圖2????寄存器堆示意圖

圖3????輸出合併電路

圖4????易測設計示例總結構圖

從圖1可見〔6a〕〔6b〕〔6e〕是“與”門或者是“或”門，為簡單明瞭，這里假定采用扇入能力為2的“與”門構成，電路中僅增設了四條觀測線，因此收集樹僅需四條輸入線〔1〕〔2〕〔3〕〔4〕。〔5〕是收集樹樹根，將作為電路的一條新輸出線占用一條引出線。實際應用時，收集樹的高、低和大、小取決于增加觀測線的多少以及采用的“與”門或“或”門的扇入能力。