[其他]微處理機(jī)系統(tǒng)

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 85107221
• 申請(qǐng)日: 1985-09-28
• 公開（公告）號(hào): CN85107221A
• 公開（公告）日: 1986-07-30
• 發(fā)明（設(shè)計(jì)）人: 竹中勉
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社東芝
• 主分類號(hào): G06F15/20
• 分類號(hào): G06F15/20
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利代理部
• 代理人: 姚珊

本發(fā)明涉及了一種微處理機(jī)系統(tǒng)，此系統(tǒng)是通過(guò)將具有n/2位寬度數(shù)據(jù)總線的存儲(chǔ)器與/或I/O裝置和具有n位寬度數(shù)據(jù)總線的微處理機(jī)連接而構(gòu)成。

最近幾年，半導(dǎo)體技術(shù)的發(fā)展使得通過(guò)結(jié)合微處理機(jī)及其外圍控制LSI-（大規(guī)模集成電路）（直接存儲(chǔ)器存取DMA控制器，等等）以形成高性能計(jì)算機(jī)系統(tǒng)成為可能，并且已發(fā)展到可以很容易地設(shè)計(jì)計(jì)算機(jī)系統(tǒng)的程度。而且，8位微處理機(jī)正在逐漸地被16位和32位微處理機(jī)所代替，微處理機(jī)的能力增強(qiáng)了。然而，大多數(shù)現(xiàn)正使用的外圍控制器芯片是以8位操作為條件運(yùn)行的。例如，當(dāng)一個(gè)16位微處理機(jī)控制一個(gè)具有8位寬度數(shù)據(jù)總線的外圍控制器芯片時(shí)，就要用兩個(gè)字節(jié)的傳送指令代替一個(gè)字長(zhǎng)的傳送指令。在這種情況下，程序員編制程序時(shí)必須考慮系統(tǒng)結(jié)構(gòu)和可執(zhí)行指令（1-/2-/4-字節(jié)存取指令或類似指令）的結(jié)合。由于一個(gè)字長(zhǎng)的傳送指令不能用于8位外圍控制器芯片。所以16位微處理機(jī)的現(xiàn)有軟件必須重寫，以便用兩個(gè)字節(jié)的傳送指令代替一個(gè)16位字長(zhǎng)的指令。

先有技術(shù)將在下文描述，圖1是一個(gè)傳統(tǒng)的微處理機(jī)系統(tǒng)的方塊圖。此系統(tǒng)包括：一個(gè)微處理機(jī)（μCPU????8086）1，一個(gè)總線控制器（BuS????CTRLR）2，一個(gè)鎖存器（LATCH）3，一個(gè)總線收發(fā)機(jī)（TRANSCEI????VER）4，有16位寬度數(shù)據(jù)總線的存儲(chǔ)器與/或I/O裝置（MEMORY????AND/OR????I/O）（在下文稱做存儲(chǔ)器）5，和一個(gè)系統(tǒng)總線6。例如，微處理機(jī)1包括：可從美國(guó)Intel公司買到的微處理機(jī)8086。微處理機(jī)1接收時(shí)鐘信號(hào)CLK并發(fā)送狀態(tài)數(shù)據(jù)STS1到控制器2。根據(jù)接收到數(shù)據(jù)STS1，控制器2發(fā)送讀/寫控制信號(hào)STS給存儲(chǔ)器5或類似裝置。微處理機(jī)1通過(guò)地址數(shù)據(jù)總線ADR/DAT連接到鎖存器3和收發(fā)機(jī)4。微處理機(jī)1發(fā)送地址信號(hào)給鎖存器3，并發(fā)送數(shù)據(jù)信號(hào)給收發(fā)機(jī)4。鎖存器3接收來(lái)自微處理機(jī)的地址信號(hào)并發(fā)送地址ADDR到存儲(chǔ)器5。收發(fā)機(jī)4通過(guò)數(shù)據(jù)總線DATA和總線6連接到存儲(chǔ)器5，并從存儲(chǔ)器5送出數(shù)據(jù)及向存儲(chǔ)器5送入數(shù)據(jù)。控制器2發(fā)送信號(hào)ALE給鎖存器3并發(fā)送信號(hào)BDCTL給收發(fā)機(jī)4。信號(hào)ALE控制地址的鎖存定時(shí)，信號(hào)BDCTL控制收發(fā)機(jī)4的輸入/輸出。

微處理機(jī)系統(tǒng)的操作將被描述。圖2A到2E是定時(shí)圖，它圖解在如圖1所示的線路中以偶數(shù)地址開始的讀周期字傳送指令的時(shí)間序列。如圖2A所示，機(jī)器周期基本是由時(shí)鐘（CLK）T1，T2，T3和T4組成。如圖2B所示，在以偶數(shù)地址開始的讀周期中，微處理機(jī)1響應(yīng)時(shí)鐘T1產(chǎn)生地址和狀態(tài)數(shù)據(jù)。如圖2D所示，控制器2響應(yīng)狀態(tài)數(shù)據(jù)而發(fā)送信號(hào)ALE給鎖存器3。如圖2C所示，控制器2發(fā)送信號(hào)STS給存儲(chǔ)器5。鎖存器3響應(yīng)從控制器2產(chǎn)生的信號(hào)ALE而鎖存地址。從存儲(chǔ)器5讀出16位數(shù)據(jù)到總線DATA上，收發(fā)機(jī)4根據(jù)圖2E所示的來(lái)自總線控制器2的控制信號(hào)BD CTL而發(fā)送來(lái)自存儲(chǔ)器5（如圖2B所示）的16位數(shù)據(jù)到總線ADR/DAT。

微處理機(jī)1在時(shí)鐘T3的后沿取出數(shù)據(jù)。在從奇數(shù)地址開始的讀周期的字傳送指令中，有兩個(gè)存取周期。執(zhí)行取出數(shù)據(jù)的方式和從偶數(shù)地址開始的讀周期中的方式相同。但在第一個(gè)存取周期中，與從偶數(shù)地址開始相對(duì)應(yīng)的數(shù)據(jù)被取出做為16位數(shù)據(jù)的最高有效部分。然后修改地址，在第二個(gè)存取周期中，與從奇數(shù)地址開始相對(duì)應(yīng)的數(shù)據(jù)被取出，做為最低有效部分。因此以這種方式，微處理機(jī)1取出了16位數(shù)據(jù)。

上述操作可以以與寫周期的字傳送指令相同的方式執(zhí)行。從上述描述顯而易見：先有技術(shù)的微處理機(jī)系統(tǒng)有16位的限制。雖然一個(gè)地址是1字節(jié)長(zhǎng)的數(shù)據(jù)，但做為這個(gè)地址所指目標(biāo)的存儲(chǔ)器卻有16位寬度數(shù)據(jù)總線。由于這個(gè)原因，此微處理機(jī)系統(tǒng)結(jié)構(gòu)不夠靈活，導(dǎo)致諸多不便（見Intel公司1983年出版的“微處理機(jī)的存儲(chǔ)器組織和外圍設(shè)備手冊(cè)”做為進(jìn)一步的參考）。

本發(fā)明考慮到傳統(tǒng)系統(tǒng)的固有缺陷，并如上所述，做為本發(fā)明的目的，提供自動(dòng)轉(zhuǎn)換一個(gè)字長(zhǎng)的傳送指令成為兩個(gè)字節(jié)的傳送指令的微處理機(jī)系統(tǒng)。

為了實(shí)現(xiàn)本發(fā)明的上述目標(biāo)，而提供了一個(gè)通過(guò)把具有n/2位寬度數(shù)據(jù)總線的存儲(chǔ)器與/或I/O裝置連接到有n位寬度數(shù)據(jù)總線的微處理機(jī)構(gòu)造的微處理機(jī)系統(tǒng)，它包括：

微處理機(jī);

時(shí)間發(fā)生器裝置

用于檢測(cè)出微處理機(jī)當(dāng)前執(zhí)行的指令是用于存儲(chǔ)器和/或I/O裝置所需要的兩個(gè)存取周期的字傳送指令：

用于在第一個(gè)存取周期中，向微處理機(jī)發(fā)送設(shè)置微處理機(jī)處于等待狀態(tài)的控制信號(hào)，當(dāng)某指令被確定為是對(duì)存儲(chǔ)器與/或I/O裝置的字傳送指令時(shí)，在第二個(gè)存取周期中，向微處理機(jī)發(fā)送撤消等待狀態(tài)的控制信號(hào);