[其他]具有埋置接點的集成電路制造工藝

無效

• 申請號: 85107802
• 申請日: 1985-10-21
• 公開（公告）號: CN85107802A
• 公開（公告）日: 1986-07-23
• 發明（設計）人: 普拉迪普·夏赫
• 申請（專利權）人: 得克薩斯儀器公司
• 主分類號: H01L21/72
• 分類號: H01L21/72;H01L27/04;H01L29/76
• 代理公司: 上海專利事務所
• 代理人: 吳淑芳

1、一種制造集成電路的工藝，包括以下步驟：

提供一個具有限定在預定位置上的溝道區域的基片，所述的基片由硅組成；

在所述的基片上的所述的溝道區域上生長一個薄的氧化層；

在所述的薄氧化層上面均勻地淀積一個多晶硅保護層；

在預定的埋置接點的位置，在所述的薄多晶硅層和氧化層里蝕刻孔點；

在所述的多晶硅保護層上淀積一個柵層，在預定的位置里，將所述的柵層形成圖案，以規定金屬氧化物半導體(MOS)的柵結構，并在預定的埋置接點的位置埋置接點。

2、一種制造集成電路的工藝，包括以下步驟：

提供一個具有限定在預定的位置上的溝道區域的基片，所述的基片由硅組成;

在所述的基片上的所述的溝道區域上生長一個薄的氧化層;

在所述的薄氧化層上面均勻地淀積一個多晶硅保護層;

在預定的埋置接點的位置，在所述的薄多晶硅層和薄氧化層里蝕刻孔點;

將摻雜劑雜質注入到在所述的多晶硅層和氧化層里的所述的蝕刻孔位置的硅里;

在所述的多晶硅保護層上淀積一個柵層，在預定的位置里，將所述的柵層形成圖案，以規定金屬氧化物半導體（MOS）的柵結構，并在預定的埋置接點的位置埋置接點。

3、一種制造集成電路的工藝，包括以下步驟：

提供一個具有限定在預定的位置上的溝道區域的基片，所述的基片的由硅組成;

在所述基片的所述溝道區域上生長一個氧化物保護層，并在各個所述的溝道區域上分別注入預定的閥值電壓調整注入物;

除去所述的保護的氧化層;

在所述基片的所述溝道區域上生長一個薄的氧化層;

在所述的薄氧化層上面均勻地淀積一個多晶硅保護層;

在預定的埋置接點的位置，在所述的薄多晶硅層和氧化層里蝕刻孔點;

在所述的多晶硅保護層上淀積一個柵層，在預定的位置里，將所述的柵層形成圖案，以規定金屬氧化物半導體（MOS）的柵結構，并在預定的埋置接點的位置埋置接點。

4、一種制造集成電路的工藝，包括以下步驟：

提供一個具有限定在預定的位置上的溝道區域的基片，所述的基片由硅組成;

在所述基片的所述溝道區域上生長一個氧化物保護層，并在各個所述的溝道區域上分別注入預定的閥值電壓調節注入物;

除去所述的保護的氧化層;

在所述的基片的所述溝道區域上形成一個薄的介質層;

在所述的薄介質層上面均勻地淀積一個多晶硅保護層;

在預定的埋置接點的位置，在所述的薄多晶硅和介質層里蝕刻孔點;

在所述的多晶硅保護層上淀積一個柵層，在預定的位置里，將所述的柵層形成圖案，以規定金屬氧化物半導體（MOS）的柵結構，并在預定的埋置接點的位置埋置接點。

5、權項1的工藝，其中，所述的柵層由多晶硅組成。

6、權項1的工藝，其中，所述的柵層由一種金屬硅化合物組成。

7、權項1的工藝，其中，所述的柵層由一種金屬組成。

8、權項1的工藝，其中，所述的柵層由從鎢和鉬構成的組合中選得的一種金屬組成。

9、權項1的工藝，其中，所述的柵層由包括多晶硅及一種金屬硅化合物的層狀結構組成。

10、權項1的工藝，其中，所述的埋置的接點位置是在所述的硅基片的n型和p型區域里形成的。

11、權項1的工藝，其中，所述的埋置接點的位置是在所述硅基片的n型和p型區域里形成，并且，其中與所述基片的所述p型區域接觸的所述柵層部分是p型。

12、權項2的工藝，其中，所述的柵層由多晶硅組成。

13、權項2的工藝，其中，所述的柵層由一種金屬硅化合物組成。

14、權項2的工藝，其中，所述的柵層由一種金屬組成。

15、權項2的工藝，其中，所述的柵層由從鎢和鉬構成的組合中選得的一種金屬組成。

16、權項2的工藝，其中，所述的柵層由包括多晶硅及一種金屬硅化合物的層狀結構組成。

17、權項2的工藝，其中，所述的埋置接點的位置是在所述的硅基片的n型和p型區域里形成。