[其他]具有埋置接點的集成電路制造工藝

無效

• 申請號: 85107802
• 申請日: 1985-10-21
• 公開（公告）號: CN85107802A
• 公開（公告）日: 1986-07-23
• 發明（設計）人: 普拉迪普·夏赫
• 申請（專利權）人: 得克薩斯儀器公司
• 主分類號: H01L21/72
• 分類號: H01L21/72;H01L27/04;H01L29/76
• 代理公司: 上海專利事務所
• 代理人: 吳淑芳

本發明涉及集成電路制造工藝。

本發明特別是涉及金屬氧化物半導體（MOS）集成電路制造工藝。

本發明特別是涉及互補型金屬氧化物半導體（CMOS）集成電路制造工藝。

本發明特別是涉及具有200埃或更薄的柵氧化層厚度的金屬氧化物半導體（MOS）集成電路。

當集成電路逐漸地按比例縮到越來越小的尺寸時，需要按比例縮小的參數之一是柵氧化層厚度。即，對于具有4至5微米溝道長度的金屬氧化物半導體（MOS）集成電路通常使用800至1000埃的柵氧化層，而對于具有2至3微米溝道長度的金屬氧化物半導體器件則通常使用400至600埃的柵氧化層，當溝道長度的尺寸按比例縮小到小于2微米時，就必須按比例將柵氧化層的厚度縮小到300?；蛘吒　Ｓ绕涫牵瑢τ诰哂薪咏?，微米溝導長度的晶體管，合乎要求的柵氧化層厚度變成小于200埃，實際上接近100埃。在這樣薄的柵氧化層里，一個單個的疵點或雜質就極可能成為致命傷，這樣，當器件按比例縮小時，柵氧化層的完整性變成是關鍵性的問題。

當按比例縮小器件時，使柵氧化層的完整性成為比較關鍵的比縮經濟性中一個進一步的要素是這樣一個簡單的事實，即在超大規模集成電路（VLSI）的比例尺寸并且總的芯片面積增大時，當器件按比例縮小到較短的溝道長度時，則在芯片上的總的柵氧化層面積可能增大，這樣，柵氧化層的完整性又是一個關鍵性的參數。

另一個在柵氧化層完整性上增加壓力的進一步發展的要素是使用多個閾值電壓注入。即，在標準的互補型金屬氧化物半導體（CMOS）的工藝過程里，使用二個分離的閾值電壓注入是很常見的。在先進的N溝道金屬氧化物半導體工藝過程里，合乎要求的是使用三個閾值電壓注入，然而，對于任何一種注入，將柵氧化層曝光往往會降低其完整性。注入物在直接曝光的柵氧化層部分往往會引起物埋損傷。類似地，如果非常易損壞的柵氧化層太接近地曝光在等離子體中，則在等離子體腐蝕階段，它也會受到輻射線損傷的破壞。而且，由于氧化物涂層本身是一種電介質，當未完全加工好的芯片暴露在大氣中時，由于靜電力，它會粘附浮置的小顆粒。

在超大規模集成電路（VLSI）加工期間，要使柵氧化層保持完整性的另一個重要因素來自使用埋置的接點。埋置的接點是這樣的接點，其中，形成集成電路圖案的第一層多晶硅直接與溝道區域接觸，也就是（一般地）直接與源極區或漏極區的延伸部分接觸。在先進的互補型金屬氧化物半導體工藝過程里，由于需要非常頻繁地將n⁺源極/漏極連接到p⁺源極/漏極上去，非常希望有埋置的接點。如果未備有埋置的接點，要這樣做，一般必需用短金屬接觸溝道與溝道，或者接觸溝道與多晶硅，用金屬跨接片來連接兩個金屬接點，這就導致面積大量地損失，并隨之降低元件密度。因為金屬接點必需通過很厚的隔層電介質，它們一般很大，這樣就大大惡化了電路設計的幾何條件，這是特別不利的。

不僅在互補型金屬氧化物半導體（CMOS）里，而且在N溝道金屬氧化物半導體（NMOS）里（或者類似的技術，比如疊層互補型金屬氧化物半導體（CMOS）都希望使用埋置的接點;它還很有希望具有不需要任何侵入到金屬層內而直接將多晶硅連接到溝道上，或者能夠僅通過第一層多晶硅將溝道和溝道相連的能力。這對于高密度N溝道金屬氧化物半導體（NMOS）電路設計，諸如微處理機、微型電子計算機和靜態存儲器特別有利。在許多應用中，使用埋置的接點也能為加工工藝提供較多的好處。此處，它們不再需要使用雙層金屬。亦即，此處柵層次有低的面電阻（例如，此處，這個層次使用硅化物的多晶硅或耐熔的金屬）。埋置的接點使柵層次有可能用作完全獨立的互聯層，這樣，在某些應用里，這種柵層次不再需要第二個金屬層。在柵陣列和半定制電路（即使用標準元件設計的電路）里是特別有利的。然而，它對于許多其他的應用也是有用的。

然而，埋置接點工藝過程的主要困難是它們往往會損傷柵氧化層的完整性，也就是說，埋置接點工藝過程的全部優點是，也可用作柵極的第一多晶硅層，可以用來接觸溝道，這意味著柵氧化層本身必需在第一層多晶硅淀積之前形成圖案，因為這個薄的氧化層必需存在于多晶硅區域的下面，它起金屬氧化物半導體（MOS）柵極的作用，而決不能存在于這個同樣的第一層多晶硅將與溝道接觸的地方的下面。由于如上所述柵氧化層是易損壞的，這樣，在埋置接點的工藝過程里就存在一個根本的困難。

因而，本發明的目的在于提供一個能夠構成埋置接點而不損壞柵氧化層的完整性的集成電路制造工藝。