[其他]雙極晶體管

無效

• 申請號: 86100558
• 申請日: 1986-04-16
• 公開（公告）號: CN1003334B
• 公開（公告）日: 1989-02-15
• 發明（設計）人: 田端輝夫
• 申請（專利權）人: 三洋電機株式會社
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 馬連富;許新根

本發明的雙極晶體管具有以下構成：Ｐ型半導體襯底、在襯底的表面層部分區域上形成的Ｎ⁺型內埋層、覆蓋襯底的整個表面并埋置內埋層的Ｎ型外延層、包圍內埋層并從外延層的表面貫通至襯底的Ｐ⁺型隔離區、被隔離區包圍而分隔成島狀的外延層所構成的Ｎ型集電區、在集電區的表面層部分區域上形成的Ｐ型基區、在基區的表面層部分區域上形成的Ｎ⁺型發身區和在除基區以外的整個集電區表菌層上形成的Ｎ⁺區域。

本發明涉及有關使用低電壓的半導體集成電路中的雙極晶體管，特別是有關縮小這種晶體管的體積和防止寄生晶體管效應的問題。

作為背景技術一例，日本專利公開公報《照59-189665》發表的內容就是以往半導體集成電路中的雙極晶體管。

參見圖1，它表示了這種以往晶體管的縱向剖面結構。在P型半導體襯底1的表面層部分區域上形成N⁺型內埋層2，在埋置該內埋層2的同時，在半導體襯底1的整個表面上覆蓋形成N型外延層3。在包圍該內埋層的同時，設置從外延層3的表面貫通至半導體襯底1的P⁺型隔離區4。就在由隔離區4分隔成島狀的集電區5內形成晶體管。在集電區5內的表面層部分區域上形成P型基區6，在該基區6內的表面層部分區域上形成N⁺型發射區7。使用如氧化膜那樣的絕緣膜覆蓋外延層3的表面，通過這個絕緣膜9上所開的電極孔，使集電極10基極11和發射極12分別與N⁺型集電極接點區8、基區6和發射區7作電阻接觸。于是，便在島區5內構成NPN型晶體管。

在集成電路中的這種晶體管，為獲得約40V的耐壓（VcBo，Vc-suB），必須使基區6和隔離區4的間隔距離A在10μm以上。為了縮小這個距離A，曾考慮用減小外延層5（3）的電阻率ρ（提高雜質濃度）的方案。即，通過抑制基極-集電極結和集電極-隔離結上產生的耗盡層擴散，就可以縮小距離A，從而就能縮小島區5的布線圖案尺寸，在這種情況下，同耗盡層寬度成正比的晶體管耐壓降低了，但是對于使用低電壓的集成電路來說，因不需要高的耐壓，因此不成問題。

可是，當外延層5的電阻率ρ過分減小時，會產生晶體管放大率h_FE特性不一致的缺點。而且，由于基區6、集電區5同襯底1或者隔離區4形成PNP結，因此存在易產生寄生晶體管效應的缺點。

本發明的主要目的是：在不影響放大率h_FE的情況下，提供一種既能維持必要且足夠的耐壓，又能以最小布線圖案尺寸構成并使用低電壓的集成電路中的雙極晶體管。

本發明的雙極晶體管，具有以下構成：第1導電型半導體襯底、在半導體襯底的表面層部分區域上形成的第2導電型高濃度內埋層、覆蓋襯底整個表面并埋置內埋層的第2導電型外延層、包圍內埋層并從外延層表面貫通至半導體襯底的第1導電型高濃度隔離區、被隔離區包圍而分隔成島狀的外延層所構成的第2導電型集電區、在集電區的表面層部分區域上形成的第1導電型基區、在基區的表面層部分區域上形成的第2號電型高濃度發射區和在除基區以外的集電區的表面上形成的第2導電型高濃度的第1區域，通過這些構成，能縮小基區與隔離區的間隔距離。

圖1表示集成電路中以往雙極晶體管的縱向剖面圖。

圖2表示本發明的使用低電壓的集成電路中的雙極晶體管的縱向剖面圖。

圖3是圖1的部分放大圖，用于說明本發明有助于晶體管小型化的作用。

圖4表示本發明的另一個實施例的晶體管結構的部分剖面圖。

圖5表示本發明的又一個實施例的晶體管結構的部分剖面圖。

圖6是圖5所示晶體管的俯視圖。