[其他]半導體集成電路器件及其制造方法

無效

• 申請號: 86100841
• 申請日: 1986-01-31
• 公開（公告）號: CN86100841A
• 公開（公告）日: 1986-07-30
• 發明（設計）人: 甲藤久郎;奧山幸祐
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L21/72
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 趙越

本發明涉及半導體集成電路器件，特別是涉及一種半導體集成電路器件，其中采用了抗熱載流子和抗靜電擊穿的措施，其內部電路具有金屬氧化物半導體（MOS）場效應晶體管的輕摻雜漏（LDD）結構及其制造方法。

在半導體器件中，特別是微型化半導體器中，包括金屬一氧化物-半導體場效應晶體管（MOSFET_S），建議為防止熱載流子的出現，對源庭漏采用LDD結構。LDD結構的源和漏區是由高摻雜濃度區和低摻雜濃度區構成的，高摻雜區與柵電極相隔開形成的（以下用與柵電極偏離形成來表示），而低摻雜濃度區是設置在高摻雜濃度區和柵電極之間。由于LDD結構，在溝道方向的漏邊緣的電場減弱了，結果抑制了熱載流子的出現。這樣，由熱載流子使元件特性退化會得到抑制，提高了可靠性。例如，在N-溝道的MOSFET（以下用NMOSFET）的情況下，上面提到低摻雜濃度區的濃度設置在10¹³/Cm^-2的數量級，其長度在0.2到0.4μm之間。

LDD在國際電子工程師電子器件學報，第ED-29卷，第4冊，第590頁1982年帕·杰·桑（P·J·Tsang）等的文章中描述過（P·J·Tsang????et????al，IEEE????TRANSACTIONS????ON????ELECTRON????DEVICES，V01，ED-29，NO.4，P590（1982））。

使用LDD結構，發明者試驗地制造了DRAMS（動態-隨機存儲器）等。然后，從中揭示出輸入/輸出電路中的靜電擊穿電壓是成問題的。即，在使用LDD結構的元件作為輸入或輸出電路的情況，外部靜電能直接加在其上，特別是作為一個輸入保護元件，既使對相當低的靜電能，也會引起柵絕緣膜的擊穿或破壞。因此，輸入保護元件的導通電壓由于低雜質濃度區的存在而提高了作用在柵絕緣膜上的電壓，結果導致低的靜電擊穿電壓。

發明者反復進行研究，發現了下述情況。

就防阻熱載流子而言，制備用于輸入輸出電路的MOSFET的源和漏區，用磷比只用砷更有效。進而，在輸入輸出電路MOSFET的LDD源和漏區是由使用磷的低雜質濃度區的情況，雜質濃度是不滿意的。也就是說，保護元件的導通電壓變高。此外，為了形成源和漏區在高濃度磷用常規的方法（采用柵電極作為掩膜的方法）引入到襯底的情況，在柵極下面的有效溝道長度（柵有效長度）由于磷的擴散速度很大而變小。當打算克服這個缺點時，柵的長度增加了，這是和半導體器件微型化相背離的。當然，在只用砷形成源和漏區的結構時，熱載流子問題出現了。

本發明的一個目的是提高MOS型半導體集成電路器件的擊穿或破壞電壓。

本發明的另一個目的是提供一種半導體器件，這種器件能提高半導體器件中的靜電擊穿或破壞電壓（ESD），這種半導體器件是在其內部電路中采用LDD結構的MOSFET。

本發明的另一個目的是提供一種半導體器件，它能在提高靜電擊穿電壓的同時使熱載流子不易出現。

本發明進一步的目的是提供一種半導體器件，它能不用提高源和漏區的電阻而取得元件工作速度的提高。

本發明另一個目的是提供一種制造半導體器件的方法，它能容易地生產前面提到的半導體器件，而不用大改變用于制備LDD結構的半導體器件的工藝。

上邊提到的目的和其它目的及本發明的新的特點會從說明書的描述及其附圖看得更加明顯。

本發明的典型特性將概述如下。

在其內部電路中采用LDD結構的MOSFET半導體器件的輸入或輸出電路是由MOSFET結構構成的，其中源和漏區是由摻入高濃度磷而形成的。這樣，取得了靜電破壞電壓的增加，而同時使熱載流子不易出現。

進而，高濃度的磷是以這樣的方法引入的，在柵電極兩邊上形成的側壁間隔是作為掩模使用的。這樣，盡管磷的擴散速度很大，能夠形成與柵電極重迭很小的源和漏區。形成側壁間隔的步驟可用現在形成內部電路的LDD結構的側壁間隔的步驟，這樣沒有急劇增加工藝步驟。

圖1是本發明的實施方案的截面圖。

圖2A-2G是用于制備圖1中實施方案的工藝步驟截面圖。

圖3是本發明另一實施方案的剖面圖。

圖4A和4B是用于制備圖3中實施方案的工藝中某些步驟的剖面圖。

圖5和圖6分別示出了本發明應用于輸入和輸出電路例子的電路圖。

圖7是本發明又一實施方案的剖面圖。