[其他]產生頻率可數字分級調整的模擬信號的頻率合成器電路

無效

• 申請號: 86101688
• 申請日: 1986-03-18
• 公開（公告）號: CN86101688A
• 公開（公告）日: 1986-11-19
• 發明（設計）人: 桑克·麥爾加特
• 申請（專利權）人: 德國ITT工業有限公司
• 主分類號: H03L7/16
• 分類號: H03L7/16
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 楊曉光

1、產生頻率可數字分級調整的模擬信號(fs)的頻率合成器電路，其中按下述順序級聯了產生基準信號(fr)的一個基準振蕩器(γo)，一個相位比較器(dp)，一個模擬低通濾波器(tp)，和一個電壓控制振蕩器(Vo)(=VCO)，其中的相位比較器由VCO(Vo)控制，此合成器電路的特征在于下列特點：

相位比較器(dp)是數字電路，它的兩個輸入端上加的是數字信號，輸出的邊是數字信號；

基準信號(fr)加到相位比較器(dp)的時鐘輸入端和其輸出端連到相位比較器(dp)的第一輸入端的數字累加器(ac)的時鐘輸入端；

確定信號(fs)頻率的數值(d)加到累加器(ac)的輸入端，和

VCO(Vo)，除了提供信號(fs)，它還產生代表信號(fs)相位的一個數據信號(Vp)，并將其加到相位比較器(dp)的第二輸入端。

2、產生頻率可數字分級調整的模擬信號（fs）的頻率合成器電路，其中按下述順序級聯了產生基準信號（fr）的一個基準振蕩器（γo），一個相位比較器（dp），一個模擬低通濾波器（tp），和一個電壓控制振蕩器（Vo）（＝VCO），其中的相位比較器由VCO（Vo）控制，其特點如下：

相位比較器（dp）是數字電路，兩個輸入端加的是數字信號，輸出也是數字信號;

信號（fs）加到相位比較器（tp）和其輸出連到相位比較器（dp）的第一輸入端的數字累加器（ac）的時鐘輸入端;

確定信號（fs）頻率的數值（d）送到累加器（ac）的輸入端;和

基準振蕩器（γo）提供一個數據信號，它代表基準信號（fr）的相位，即基準相位（γp），并加到相位比較器（dp）的第二輸入端。

3、如權利要求1中所要求的頻率合成器電路，其特征在于，VCO（Vo）是具有等距時間間隔抽頭的一個可變延遲器件，或是其延遲元件至少提供部分信號抽頭連接到相位比較器（dp）的第二輸入端的一個可變延遲線。

4、如權利要求2中所要求的頻率合成器電路，其特征在于，基準振蕩器（γo）是具等距時間間隔抽頭的可變延遲器件，或是其延遲元件至少提供部分信號抽頭連接到相位比較器（dp）的第二輸入端的可變延遲線。

5、如權利要求3或4中所要求的頻率合成器電路，其特征在于，延遲線連接成一個環形。

6、如權利要求3中所要求的頻率合成器電路，其特征在于，可變延遲器件或可變延遲線構成自動的控制系統的一部分，它是在信號（fs）的周期中調整各個抽頭信號的總延遲。

7、如權利要求4中所要求的頻率合成器電路，其特征在于，可變延遲器件或可變延遲線構成自動控制系統的一部分，它在基準信號（fr）的周期中調整各個抽頭信號的總延遲。

8、如權利要求1到7中任何一條所要求的頻率合成器電路，其特征在于，僅將累加器（ac）的輸出信號的最高有效位送到相位比較器（dp）。

9、如權利要求3到8中任何一條所要求的頻率合成器電路，其特征在于，延遲器件或延遲線的抽頭并行地連接到相位比較器（dp），這些并行線的數目等于由累加器（ac）的最高有效位所決定的信號狀態的數目。

10、如權利要求5到9中任何一條所要求的頻率合成器電路，其特征在于如下特性：

連接形成環形的可變延遲線是一個環形振蕩器，

具有15個非時鐘驅動的級聯的雙反相器（i），其開關延遲可調整。

具有抽頭，每個抽頭連接在兩個相鄰雙反相器之間并且還有抽頭連接到第一個雙反相器的輸入端和最后一個雙反相器的輸出端，和

具有一個5輸入端與非門（nd），其輸入端連到第5到第9個雙反相器輸出端的抽頭（5……9）上，其輸出被送到第一個雙反相器（i）的輸入端，

16個電壓抽頭上的信號是用作數據信號（Vp）或基準相位（γp）的16根并行線的控制信號。