[其他]報文通信接口電路

無效

• 申請號: 87103247
• 申請日: 1987-04-29
• 公開（公告）號: CN87103247A
• 公開（公告）日: 1987-12-30
• 發明（設計）人: 吉多·雷米·馬塞爾·加洛皮恩
• 申請（專利權）人: 阿特阿公司
• 主分類號: H04L11/02
• 分類號: H04L11/02
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波,何耀煌

1、一種用于在兩臺處理機之間通過報文進行通信的接口電路，該電路除了輸入/輸出電路(4)還包括用于報文的先進先出工作方式的緩沖器電路(1)，其特征在于該電路包含：

一兩個彼此反并行連接并一起構成用于報文的雙向緩沖器的先進先出型的緩沖器電路(1)，該緩沖器能夠通過輸入/輸出電路(4)與兩臺處理機連接，每一個所述緩沖器電路(1)包括：

--一個具有可以異步讀出其地址和寫入其地址的雙存取端口的靜態隨機存取存儲器(12)，

-兩個跟蹤存儲器(12)的地址的計數器，即，寫計數器(13)和讀計數器(14)，

-用于把由讀計數器(14)給出的地址和由寫計數器(13)給出的地址作比較的比較器(16)，

--一個連接到比較器(16)以及計數器(13)和(14)的輸入端的、用于表明所述存儲器是滿或者空的檢測器(18)，

-兩個狀態寄存器(5)，它們連接到兩個緩沖器(1)，并具有如下位功能，報文是否有效，報文是否收到，緩沖器電路是否滿，以及緩沖器電路是否空，

-兩個命令寄存器(6)，它們連接到兩個緩沖器(1)以及兩個狀態寄存器(5)，并具有如下的位功能，報文是否有效，報文是否收到，

-兩個連接到緩沖器電路(1)的、用于按照相應的緩沖器電路(1)的狀態控制兩個處理機的中斷電路(9)。

2、如權利要求1所規定的接口電路，其特征在于：其中所述中斷電路（9）通過所述狀態寄存器（5）連接到所述緩沖電路（1）。

3、如權利要求1和2之一所規定的接口電路，其特征在于：該電路是在單一的芯片上實現的。

4、一種如上文所描述的或者如附圖中所給出的接口電路。